JP2811994B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2811994B2 JP2811994B2 JP3102287A JP10228791A JP2811994B2 JP 2811994 B2 JP2811994 B2 JP 2811994B2 JP 3102287 A JP3102287 A JP 3102287A JP 10228791 A JP10228791 A JP 10228791A JP 2811994 B2 JP2811994 B2 JP 2811994B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- comparator
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルシステムの
クロック供給回路に関し、さらに詳しくはディジタル信
号の位相同期回路に関するものである。
クロック供給回路に関し、さらに詳しくはディジタル信
号の位相同期回路に関するものである。
【０００２】
【従来の技術】ディジタル位相同期回路では、できるだ
け広い周波数引き込み範囲（プルインレンジ）を得るた
めに、位相比較部に位相周波数比較器が用いられる。位
相同期回路のプルインレンジは、位相周波数比較器の比
較特性によって電圧制御発振器の発振周波数範囲と一致
し、その発振周波数範囲内の周波数誤差であれば必ず位
相同期が得られる。
け広い周波数引き込み範囲（プルインレンジ）を得るた
めに、位相比較部に位相周波数比較器が用いられる。位
相同期回路のプルインレンジは、位相周波数比較器の比
較特性によって電圧制御発振器の発振周波数範囲と一致
し、その発振周波数範囲内の周波数誤差であれば必ず位
相同期が得られる。
【０００３】図３はこのような位相周波数比較器を用い
た従来のディジタル位相同期回路の回路図を示す。この
回路は位相周波数比較器３０７およびチャージポンプ回
路（ＣＰ）１０２、ローパスフィルタ（ＬＰＦ）１０
３、電圧制御発振器（ＶＣＯ）１０４で構成される。入
力信号と電圧制御発振器１０４の出力信号との周波数誤
差または位相誤差は位相周波数比較器３０７によって検
出され、チャージポンプ回路１０２およびローパスフィ
ルタ１０３によってアナログ電圧に変換される。このア
ナログ電圧は制御電圧として電圧制御発振器１０４の発
振周波数を制御する。入力信号と電圧制御発振器１０４
の出力信号の位相が一致すると、制御電圧は一定になっ
て位相同期が完了し、同期信号が得られる。同期ははじ
めに周波数引き込み（プルイン）過程によって電圧制御
発振器１０４の発振周波数を入力信号の周波数に近づけ
た後、位相引き込み（ロックイン）過程によって位相同
期を行うという２つの過程を経る。
た従来のディジタル位相同期回路の回路図を示す。この
回路は位相周波数比較器３０７およびチャージポンプ回
路（ＣＰ）１０２、ローパスフィルタ（ＬＰＦ）１０
３、電圧制御発振器（ＶＣＯ）１０４で構成される。入
力信号と電圧制御発振器１０４の出力信号との周波数誤
差または位相誤差は位相周波数比較器３０７によって検
出され、チャージポンプ回路１０２およびローパスフィ
ルタ１０３によってアナログ電圧に変換される。このア
ナログ電圧は制御電圧として電圧制御発振器１０４の発
振周波数を制御する。入力信号と電圧制御発振器１０４
の出力信号の位相が一致すると、制御電圧は一定になっ
て位相同期が完了し、同期信号が得られる。同期ははじ
めに周波数引き込み（プルイン）過程によって電圧制御
発振器１０４の発振周波数を入力信号の周波数に近づけ
た後、位相引き込み（ロックイン）過程によって位相同
期を行うという２つの過程を経る。
【０００４】図４に従来の位相周波数比較器３０７の回
路図を示す。従来の位相周波数比較器３０７は、ＮＡＮ
Ｄゲート４０１，４０２，４０３，４０４，４０５およ
びＲＳフリップフロップ４０６，４０７からなる順序回
路である。図５にその動作を示す。図５（ａ）は図４の
回路の動作表を示している。図中の記号は図４の位相周
波数比較器３０７を参照し、Ｒ，Ｖは入力、Ｕt ，Ｄt
は現在の出力、Ｕt+1 ，Ｄt+1 は入力が変化した後の出
力、Ｌ，Ｈはそれぞれ論理レベル”Ｌ”，”Ｈ”、上向
きの矢印および下向きの矢印はそれぞれパルスの立ち上
がりエッジおよび立ち下がりエッジを示す。×は任意入
力を示す。この位相周波数比較器３０７は２つの入力信
号の立ち下がりエッジを検出し、その位相差に応じた信
号を出力する。例えばＲの位相がＶのそれよりも進む
と、出力Ｕが位相差だけＬになり、出力ＤはＨのままで
ある。また逆の場合、出力ＵはＨのままで、出力Ｄが位
相差だけＬなる。図５（ｂ）はＲがＶよりも位相が進ん
だ場合の位相周波数比較器３０７の動作波形を示してい
る。Ｒの位相がＶよりも少し進んだ入力信号を与える
と、位相周波数比較器３０７は図５（ａ）に従って、ま
ずＲの立ち下がりを検出して出力ＵをＨからＬにし、次
にＶの立ち下がりを検出して出力ＵをＬからＨに戻す。
このとき出力ＤはＨのままである。このようにして位相
周波数比較器３０７は位相差を検出する。
路図を示す。従来の位相周波数比較器３０７は、ＮＡＮ
Ｄゲート４０１，４０２，４０３，４０４，４０５およ
びＲＳフリップフロップ４０６，４０７からなる順序回
路である。図５にその動作を示す。図５（ａ）は図４の
回路の動作表を示している。図中の記号は図４の位相周
波数比較器３０７を参照し、Ｒ，Ｖは入力、Ｕt ，Ｄt
は現在の出力、Ｕt+1 ，Ｄt+1 は入力が変化した後の出
力、Ｌ，Ｈはそれぞれ論理レベル”Ｌ”，”Ｈ”、上向
きの矢印および下向きの矢印はそれぞれパルスの立ち上
がりエッジおよび立ち下がりエッジを示す。×は任意入
力を示す。この位相周波数比較器３０７は２つの入力信
号の立ち下がりエッジを検出し、その位相差に応じた信
号を出力する。例えばＲの位相がＶのそれよりも進む
と、出力Ｕが位相差だけＬになり、出力ＤはＨのままで
ある。また逆の場合、出力ＵはＨのままで、出力Ｄが位
相差だけＬなる。図５（ｂ）はＲがＶよりも位相が進ん
だ場合の位相周波数比較器３０７の動作波形を示してい
る。Ｒの位相がＶよりも少し進んだ入力信号を与える
と、位相周波数比較器３０７は図５（ａ）に従って、ま
ずＲの立ち下がりを検出して出力ＵをＨからＬにし、次
にＶの立ち下がりを検出して出力ＵをＬからＨに戻す。
このとき出力ＤはＨのままである。このようにして位相
周波数比較器３０７は位相差を検出する。
【０００５】
【発明が解決しようとする課題】従来のディジタル位相
同期回路では、入力信号パルスの立ち下がりでしか位相
比較が行われない（エッジトリガである）ため、ロック
イン過程において同期時間を長く必要とし、また同期信
号の位相ジッタが大きくなり得るという欠点があった。
同期回路では、入力信号パルスの立ち下がりでしか位相
比較が行われない（エッジトリガである）ため、ロック
イン過程において同期時間を長く必要とし、また同期信
号の位相ジッタが大きくなり得るという欠点があった。
【０００６】例えば図５（ｂ）の動作例でも明らかなよ
うに、ある時刻ｔで位相差を検出してから次の位相差の
検出まで入力信号のほぼ一周期待たなければならず、そ
の間は位相周波数比較器３０７は検出動作をしていな
い。従ってこの間に生じた電圧制御発振器１０４の発振
周波数の不安定性（温度変化や電源電圧の変動など）や
雑音などによって生じる位相誤差の補正ができないの
で、同期信号の位相ジッタが大きくなり得る。逆に入力
信号の位相変化に対する追従が同じ理由で緩慢になり得
ることがわかる。
うに、ある時刻ｔで位相差を検出してから次の位相差の
検出まで入力信号のほぼ一周期待たなければならず、そ
の間は位相周波数比較器３０７は検出動作をしていな
い。従ってこの間に生じた電圧制御発振器１０４の発振
周波数の不安定性（温度変化や電源電圧の変動など）や
雑音などによって生じる位相誤差の補正ができないの
で、同期信号の位相ジッタが大きくなり得る。逆に入力
信号の位相変化に対する追従が同じ理由で緩慢になり得
ることがわかる。
【０００７】本発明では従来よりも入力信号に対する位
相同期や追従が迅速に行われ、また電圧制御発振器１０
４の発振周波数の不安定や雑音などによる同期信号の位
相ジッタを減少させる位相同期回路を提供することを目
的とする。
相同期や追従が迅速に行われ、また電圧制御発振器１０
４の発振周波数の不安定や雑音などによる同期信号の位
相ジッタを減少させる位相同期回路を提供することを目
的とする。
【０００８】
【課題を解決するための手段】本発明の位相同期回路
は、同期を検出すべき入力信号および検出出力となる同
期信号を入力とする位相比較部と、その位相比較部の出
力を入力するチャージポンプ回路と、そのチャージポン
プ回路の出力を入力とするローパスフィルタと、そのロ
ーパスフィルタの出力を入力とし、同期信号を出力とす
る電圧制御発振器とを備えた位相同期回路において、前
記位相比較部は、前記入力信号および前記同期信号をそ
のままの周波数およびそのままの位相で入力する第１の
位相周波数比較器と、前記入力信号の位相を反転する第
１のインバータと、前記同期信号をそのままの周波数で
入力しその位相を反転する第２のインバータと、前記第
１のインバータの出力および前記第２のインバータの出
力を入力とする第２の位相周波数比較器と、前記第１の
位相周波数比較器の第１の出力および前記第２の位相周
波数比較器の第１の出力を入力とする第１のＡＮＤゲー
トと、前記第１の位相周波数比較器の第２の出力および
前記第２の位相周波数比較器の第２の出力を入力とする
第２のＡＮＤゲートとを備えたことを特徴とする。
は、同期を検出すべき入力信号および検出出力となる同
期信号を入力とする位相比較部と、その位相比較部の出
力を入力するチャージポンプ回路と、そのチャージポン
プ回路の出力を入力とするローパスフィルタと、そのロ
ーパスフィルタの出力を入力とし、同期信号を出力とす
る電圧制御発振器とを備えた位相同期回路において、前
記位相比較部は、前記入力信号および前記同期信号をそ
のままの周波数およびそのままの位相で入力する第１の
位相周波数比較器と、前記入力信号の位相を反転する第
１のインバータと、前記同期信号をそのままの周波数で
入力しその位相を反転する第２のインバータと、前記第
１のインバータの出力および前記第２のインバータの出
力を入力とする第２の位相周波数比較器と、前記第１の
位相周波数比較器の第１の出力および前記第２の位相周
波数比較器の第１の出力を入力とする第１のＡＮＤゲー
トと、前記第１の位相周波数比較器の第２の出力および
前記第２の位相周波数比較器の第２の出力を入力とする
第２のＡＮＤゲートとを備えたことを特徴とする。
【０００９】
【作用】ディジタル位相同期回路をこのような構成にす
ることによって、入力信号の立ち上がりと立ち下がりの
両方で電圧制御発振器１０４の発振出力との位相比較が
行われる。すると従来の立ち下がりのみで位相比較を行
っていた場合に比べて、同じ時間内に位相の補正回数が
２倍になるので、入力信号に対する位相同期や追従が迅
速に行われ、また電圧制御発振器１０４の発振周波数の
不安定性や雑音などによる同期信号の位相ジッタが減少
する。
ることによって、入力信号の立ち上がりと立ち下がりの
両方で電圧制御発振器１０４の発振出力との位相比較が
行われる。すると従来の立ち下がりのみで位相比較を行
っていた場合に比べて、同じ時間内に位相の補正回数が
２倍になるので、入力信号に対する位相同期や追従が迅
速に行われ、また電圧制御発振器１０４の発振周波数の
不安定性や雑音などによる同期信号の位相ジッタが減少
する。
【００１０】
【実施例】次に図面を用いて本発明について詳細に説明
する。図１は本発明の位相同期回路の一実施例を示す回
路図である。この実施例は、位相比較部１０１とチャー
ジポンプ回路１０２、ローパスフィルタ１０３、電圧制
御発振器１０４で構成される。位相比較部１０１は入力
（Ｒ’，Ｖ’）即ち入力信号１１１と同期信号１１２を
そのまま入力（Ｒ1 ，Ｖ1 ）とする第１の位相周波数比
較器１０７と、Ｒ’を反転する第１のインバータ１０５
の出力とＶ’を反転する第２のインバータ１０６の出力
を入力（Ｒ2 ，Ｖ2 ）とする第２の位相周波数比較器１
０８と、第１の位相周波数比較器１０７の第１の出力Ｕ
1 と第２の位相周波数比較器１０８の第１の出力Ｕ2 の
論理積を出力Ｕ’とするＡＮＤゲート１０９と、第１の
位相周波数比較器１０７の第２の出力Ｄ1 と第２の位相
周波数比較器１０８の出力Ｄ2 の論理積を出力Ｄ’とす
る第２のＡＮＤゲート１１０からなる。
する。図１は本発明の位相同期回路の一実施例を示す回
路図である。この実施例は、位相比較部１０１とチャー
ジポンプ回路１０２、ローパスフィルタ１０３、電圧制
御発振器１０４で構成される。位相比較部１０１は入力
（Ｒ’，Ｖ’）即ち入力信号１１１と同期信号１１２を
そのまま入力（Ｒ1 ，Ｖ1 ）とする第１の位相周波数比
較器１０７と、Ｒ’を反転する第１のインバータ１０５
の出力とＶ’を反転する第２のインバータ１０６の出力
を入力（Ｒ2 ，Ｖ2 ）とする第２の位相周波数比較器１
０８と、第１の位相周波数比較器１０７の第１の出力Ｕ
1 と第２の位相周波数比較器１０８の第１の出力Ｕ2 の
論理積を出力Ｕ’とするＡＮＤゲート１０９と、第１の
位相周波数比較器１０７の第２の出力Ｄ1 と第２の位相
周波数比較器１０８の出力Ｄ2 の論理積を出力Ｄ’とす
る第２のＡＮＤゲート１１０からなる。
【００１１】図１において、入力信号と電圧制御発振器
１０４の発振出力が位相比較部１０１に入力され、これ
らの入力の立ち上がりと立ち下がりで位相誤差が検出さ
れる。その位相誤差はチャージポンプ回路１０２および
ローパスフィルタ１０３によってアナログ電圧に変換さ
れて電圧制御発振器１０４の発振周波数の制御電圧とな
り、電圧制御発振器１０４はこの制御電圧に応じた周波
数で発振する。入力信号と電圧制御発振器１０４の発振
出力信号の位相が一致すると、電圧制御発振器１０４の
制御電圧は一定となって位相同期が完了し、同期信号が
得られる。
１０４の発振出力が位相比較部１０１に入力され、これ
らの入力の立ち上がりと立ち下がりで位相誤差が検出さ
れる。その位相誤差はチャージポンプ回路１０２および
ローパスフィルタ１０３によってアナログ電圧に変換さ
れて電圧制御発振器１０４の発振周波数の制御電圧とな
り、電圧制御発振器１０４はこの制御電圧に応じた周波
数で発振する。入力信号と電圧制御発振器１０４の発振
出力信号の位相が一致すると、電圧制御発振器１０４の
制御電圧は一定となって位相同期が完了し、同期信号が
得られる。
【００１２】図２は本発明を構成する位相比較部１０１
の動作の一例を示す波形図である。入力（Ｒ’，Ｖ’）
の信号をそのまま入力する第１の位相周波数比較器１０
７の出力Ｕ1 ，Ｄ1 と、入力の信号をそれぞれ反転して
入力する第２の位相周波数比較器１０８の出力Ｕ2 ，Ｄ
2 とをそれぞれについて論理積をとることによって、出
力（Ｕ’，Ｄ’）にＲ’とＶ’の立ち上がりと立ち下が
りの両方で位相比較した結果が出力される。位相同期は
この出力信号によって、電圧制御発振器１０４の発振周
波数が補正されて実現されるため、位相誤差の検出の回
数が同じ時間内に従来の回路に比べて２倍になった分ロ
ックイン過程が迅速に行われる。このことによって従来
よりも入力信号に対する位相同期や追従が迅速に行わ
れ、また電圧制御発振器１０４の発振周波数の不安定性
や雑音などによる同期信号の位相ジッタを減少させるこ
とが可能になる。
の動作の一例を示す波形図である。入力（Ｒ’，Ｖ’）
の信号をそのまま入力する第１の位相周波数比較器１０
７の出力Ｕ1 ，Ｄ1 と、入力の信号をそれぞれ反転して
入力する第２の位相周波数比較器１０８の出力Ｕ2 ，Ｄ
2 とをそれぞれについて論理積をとることによって、出
力（Ｕ’，Ｄ’）にＲ’とＶ’の立ち上がりと立ち下が
りの両方で位相比較した結果が出力される。位相同期は
この出力信号によって、電圧制御発振器１０４の発振周
波数が補正されて実現されるため、位相誤差の検出の回
数が同じ時間内に従来の回路に比べて２倍になった分ロ
ックイン過程が迅速に行われる。このことによって従来
よりも入力信号に対する位相同期や追従が迅速に行わ
れ、また電圧制御発振器１０４の発振周波数の不安定性
や雑音などによる同期信号の位相ジッタを減少させるこ
とが可能になる。
【００１３】以上、実施例をもって本発明を説明した
が、本発明はこの実施例のみに限定されるものではな
い。例えば、位相比較部に用いる位相周波数比較器は入
力パルスの立ち下がりエッジを検出するものを例にとっ
て説明しているが、立ち上がりエッジを検出するものを
用いても本発明が適用できることは明らかである。
が、本発明はこの実施例のみに限定されるものではな
い。例えば、位相比較部に用いる位相周波数比較器は入
力パルスの立ち下がりエッジを検出するものを例にとっ
て説明しているが、立ち上がりエッジを検出するものを
用いても本発明が適用できることは明らかである。
【００１４】
【発明の結果】本発明によると、従来よりも入力信号に
対する位相同期や追従が迅速に行われ、また電圧制御発
振器の発振周波数の不安定性や雑音などによる位相ジッ
タを減少させた、安定な同期信号を得ることができる。
対する位相同期や追従が迅速に行われ、また電圧制御発
振器の発振周波数の不安定性や雑音などによる位相ジッ
タを減少させた、安定な同期信号を得ることができる。
【図１】本発明の第１の実施例を示す位相同期回路の回
路図である。
路図である。
【図２】本発明で用いた位相比較部の動作波形図であ
る。
る。
【図３】従来の位相同期回路の回路図である。
【図４】従来の位相比較部の回路図である。
【図５】従来の位相比較部の動作を示す図である。
１０１ 位相比較部 １０２ チャージポンプ回路（ＣＰ） １０３ ローパスフィルタ（ＬＰＦ） １０４ 電圧制御発振器（ＶＣＯ） １０５，１０６ インバータ １０７ 第１の位相周波数 １０８ 第２の位相周波数比較器 １０９，１１０，４０１〜４０５ ＡＮＤゲート ４０６，４０７ ＲＳフリップフロップ １１１，２０１，２０２ 入力端子 １１２，２０３，２０４ 出力端子
Claims (1)
- 【請求項１】 同期を検出すべき入力信号および検出出
力となる同期信号を入力とする位相比較部と、その位相
比較部の出力を入力するチャージポンプ回路と、そのチ
ャージポンプ回路の出力を入力とするローパスフィルタ
と、そのローパスフィルタの出力を入力とし、同期信号
を出力とする電圧制御発振器とを備えた位相同期回路に
おいて、 前記位相比較部は、前記入力信号および前記同期信号を
そのままの周波数およびそのままの位相で入力する第１
の位相周波数比較器と、前記入力信号の位相を反転する
第１のインバータと、前記同期信号をそのままの周波数
で入力しその位相を反転する第２のインバータと、前記
第１のインバータの出力および前記第２のインバータの
出力を入力とする第２の位相周波数比較器と、前記第１
の位相周波数比較器の第１の出力および前記第２の位相
周波数比較器の第１の出力を入力とする第１のＡＮＤゲ
ートと、前記第１の位相周波数比較器の第２の出力およ
び前記第２の位相周波数比較器の第２の出力を入力とす
る第２のＡＮＤゲートとを備えたことを特徴とする位相
同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102287A JP2811994B2 (ja) | 1991-05-08 | 1991-05-08 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102287A JP2811994B2 (ja) | 1991-05-08 | 1991-05-08 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110427A JPH05110427A (ja) | 1993-04-30 |
| JP2811994B2 true JP2811994B2 (ja) | 1998-10-15 |
Family
ID=14323399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3102287A Expired - Lifetime JP2811994B2 (ja) | 1991-05-08 | 1991-05-08 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811994B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539345A (en) * | 1992-12-30 | 1996-07-23 | Digital Equipment Corporation | Phase detector apparatus |
| TW400650B (en) | 1996-11-26 | 2000-08-01 | Hitachi Ltd | Semiconductor integrated circuit device |
| GB2335322B (en) * | 1998-03-13 | 2002-04-24 | Ericsson Telefon Ab L M | Phase detector |
| JP2003163592A (ja) | 2001-11-26 | 2003-06-06 | Mitsubishi Electric Corp | 位相比較器およびそれを用いたクロック発生回路 |
| JP4306458B2 (ja) | 2003-03-20 | 2009-08-05 | セイコーエプソン株式会社 | 電圧制御型発振器、クロック変換器及び電子機器 |
| JP4669563B2 (ja) | 2007-10-01 | 2011-04-13 | 富士通株式会社 | クロック生成装置、電子装置およびクロック生成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0763147B2 (ja) * | 1984-02-20 | 1995-07-05 | 日新電機株式会社 | Ｐｌｌ回路 |
| JPS62230225A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 位相比較回路 |
| JPH0443716A (ja) * | 1990-06-08 | 1992-02-13 | Nec Corp | 周波数逓倍回路 |
-
1991
- 1991-05-08 JP JP3102287A patent/JP2811994B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05110427A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3180272B2 (ja) | クロック同期のための遅延ロックループ回路 | |
| JP2795323B2 (ja) | 位相差検出回路 | |
| JP3094977B2 (ja) | Ｐｌｌ回路 | |
| US5789947A (en) | Phase comparator | |
| EP1639709B1 (en) | Start up circuit for delay locked loop | |
| JPS63146613A (ja) | 遅延回路 | |
| US10938394B2 (en) | Phase-locked loop circuit | |
| JPS61144125A (ja) | 位相ロツク・ル−プ回路装置 | |
| JP2003224471A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JP2002198808A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JPH0681129B2 (ja) | データ検出器 | |
| JP2811994B2 (ja) | 位相同期回路 | |
| JP2003264459A (ja) | 位相比較器およびクロックリカバリ回路 | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
| JP2002198807A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| JPH08274635A (ja) | 位相ロック回路 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| JP3450612B2 (ja) | 位相同期クロック信号発生器及び位相同期クロック信号発生方法 | |
| JP2634417B2 (ja) | ロック検出回路 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JP2001136060A (ja) | Ｐｌｌ回路 | |
| JPS5951788B2 (ja) | 位相比較装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |