JP2634417B2 - ロック検出回路 - Google Patents
ロック検出回路Info
- Publication number
- JP2634417B2 JP2634417B2 JP62288921A JP28892187A JP2634417B2 JP 2634417 B2 JP2634417 B2 JP 2634417B2 JP 62288921 A JP62288921 A JP 62288921A JP 28892187 A JP28892187 A JP 28892187A JP 2634417 B2 JP2634417 B2 JP 2634417B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- unlock
- phase difference
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術（第４、５図） 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 本発明の一実施例（第１〜３図） 発明の効果 〔概 要〕 ロック検出回路に関し、 比較信号が基準信号に対して所定範囲内で変動しても
アンロック信号を出力しないようにできるロック検出回
路の提供を目的とし、 基準信号と比較信号の位相差に対応した長さで一の論
理状態を維持する位相差信号を所定のクロック信号のｎ
サイクル（ただしｎは整数）に相当する時間だけ遅延す
るとともに、遅延前の位相差信号と遅延後の位相差信号
の双方が共に前記一の論理状態に相当する論理状態にあ
るときにアンロック状態を検出する検出手段と、該アン
ロック状態の検出に応答してアンロック信号の出力を開
始するアンロック信号出力手段と、該アンロック信号の
出力期間中に前記検出手段の出力がアンロック状態でな
い状態を所定時間継続したときに前記アンロック信号の
出力を停止する停止手段と、を具備することを特徴とす
る。又は、基準信号と比較信号の位相差に対応した長さ
で一の論理状態を維持する位相差信号を生成する位相差
信号生成手段と、該位相差信号生成手段の出力を所定の
クロック信号に同期して取り込む第１のフリップフロッ
プと、該第１のフリップフロップの出力を前記所定のク
ロック信号に同期して取り込む第２のフリップフロップ
と、前記第１のフリップフロップの出力と前記第２のフ
リップフロップの出力の双方が共に同一の論理状態にあ
るときにアンロック状態を検出する検出手段と、該アン
ロック状態の検出に応答してアンロック信号の出力を開
始するアンロック信号出力手段と、該アンロック信号の
出力期間中に前記検出手段の出力がアンロック状態でな
い状態を所定時間継続したときに前記アンロック信号の
出力を停止する停止手段と、を具備することを特徴とす
る。
アンロック信号を出力しないようにできるロック検出回
路の提供を目的とし、 基準信号と比較信号の位相差に対応した長さで一の論
理状態を維持する位相差信号を所定のクロック信号のｎ
サイクル（ただしｎは整数）に相当する時間だけ遅延す
るとともに、遅延前の位相差信号と遅延後の位相差信号
の双方が共に前記一の論理状態に相当する論理状態にあ
るときにアンロック状態を検出する検出手段と、該アン
ロック状態の検出に応答してアンロック信号の出力を開
始するアンロック信号出力手段と、該アンロック信号の
出力期間中に前記検出手段の出力がアンロック状態でな
い状態を所定時間継続したときに前記アンロック信号の
出力を停止する停止手段と、を具備することを特徴とす
る。又は、基準信号と比較信号の位相差に対応した長さ
で一の論理状態を維持する位相差信号を生成する位相差
信号生成手段と、該位相差信号生成手段の出力を所定の
クロック信号に同期して取り込む第１のフリップフロッ
プと、該第１のフリップフロップの出力を前記所定のク
ロック信号に同期して取り込む第２のフリップフロップ
と、前記第１のフリップフロップの出力と前記第２のフ
リップフロップの出力の双方が共に同一の論理状態にあ
るときにアンロック状態を検出する検出手段と、該アン
ロック状態の検出に応答してアンロック信号の出力を開
始するアンロック信号出力手段と、該アンロック信号の
出力期間中に前記検出手段の出力がアンロック状態でな
い状態を所定時間継続したときに前記アンロック信号の
出力を停止する停止手段と、を具備することを特徴とす
る。
本発明は、ロック検出回路に係り、例えば、PLL周波
数シンセサイザ等に使用さえるロック検出回路に関す
る。
数シンセサイザ等に使用さえるロック検出回路に関す
る。
PLL（Phase Locked Loop:位相同期回路）は基準信号
に対して位相同期した信号を発生させる回路で、モータ
の回転数制御（例えば、オーディオ用プレーヤ）や周波
数シンセサイザなどに広く用いられている。すなわち、
発振周波数の安定度がよく、しかも周波数を可変にした
い用途にはPLLによるシンセサイザ方式の発振回路が適
しており、例えば自動車電話等のFM送信機等に適してい
る。このようなPLLでは基準信号と、VCO（Votage Contr
olled Oscilator:電圧制御発振器）の発振からの入力信
号の周波数並びに位相とを比較し、いわゆるPLLへのロ
ックあるいはアンロックを検出するための検出回路、い
わゆるロック検出回路が用いられている。
に対して位相同期した信号を発生させる回路で、モータ
の回転数制御（例えば、オーディオ用プレーヤ）や周波
数シンセサイザなどに広く用いられている。すなわち、
発振周波数の安定度がよく、しかも周波数を可変にした
い用途にはPLLによるシンセサイザ方式の発振回路が適
しており、例えば自動車電話等のFM送信機等に適してい
る。このようなPLLでは基準信号と、VCO（Votage Contr
olled Oscilator:電圧制御発振器）の発振からの入力信
号の周波数並びに位相とを比較し、いわゆるPLLへのロ
ックあるいはアンロックを検出するための検出回路、い
わゆるロック検出回路が用いられている。
PLL周波数シンセサイザに使われる従来のロック検出
回路としては、例えば第４、５図に示すようなものがあ
る。第４図はPLL周波数シンセサイザを用いたFM送信機
のブロック図であり、この図において、基準発振器１は
安定な水晶発振回路により構成され原発振信号Xinを発
生し、基準分周器２は原発振信号Xinから順次分周して
所定の基準周波数を有する基準信号FRをつくる。位相比
較器３はロジックによるデジタル位相比較回路で、VCO4
からの出力f inを比較分周器５で分周した比較信号fVと
前記基準信号fRとについて、これらの周波数並びに位相
を比較し、その差に応じて比較出力EU、EDを出力する。
ここに、fR及びfVについて周波数又は位相差がfR＞f
V（fRが位相進みか周波数が高い）のときEUがその位相
差に相当する時間だけ〔Ｌ〕レベルとなり、このときED
＝〔Ｈ〕のままである。一方、fV＞fR（fVが位相進みか
周波数が高い）のときEDがその位相差に相当する時間だ
け〔Ｌ〕レベルとなり、このとき、EU＝〔Ｈ〕のままで
ある。これに対して、fRとfVの位相が一致したときEUお
よびEDは共に〔Ｈ〕レベルとなる。
回路としては、例えば第４、５図に示すようなものがあ
る。第４図はPLL周波数シンセサイザを用いたFM送信機
のブロック図であり、この図において、基準発振器１は
安定な水晶発振回路により構成され原発振信号Xinを発
生し、基準分周器２は原発振信号Xinから順次分周して
所定の基準周波数を有する基準信号FRをつくる。位相比
較器３はロジックによるデジタル位相比較回路で、VCO4
からの出力f inを比較分周器５で分周した比較信号fVと
前記基準信号fRとについて、これらの周波数並びに位相
を比較し、その差に応じて比較出力EU、EDを出力する。
ここに、fR及びfVについて周波数又は位相差がfR＞f
V（fRが位相進みか周波数が高い）のときEUがその位相
差に相当する時間だけ〔Ｌ〕レベルとなり、このときED
＝〔Ｈ〕のままである。一方、fV＞fR（fVが位相進みか
周波数が高い）のときEDがその位相差に相当する時間だ
け〔Ｌ〕レベルとなり、このとき、EU＝〔Ｈ〕のままで
ある。これに対して、fRとfVの位相が一致したときEUお
よびEDは共に〔Ｈ〕レベルとなる。
ロック検出器（Look Detector:LD）６は比較出力EU、
EDに基づいてfRとfVの位相が一致した（ロック状態）、
一致していないか（アンロック状態）を検出し、その検
出結果をFM送信ユニット７へ出力する。一方、チャージ
ポンプ８はP,NチャネルのMOSトランジスタとインバータ
からなり、比較出力EU、EDに基づきfR＝fVでEU＝ED＝
〔Ｈ〕のときハイインピーダンスとなる信号を出力し、
その他のときはfR＞fV又はfR＜fVにより〔Ｈ〕又は
〔Ｌ〕となる信号を出力する。すなわち、fRとfVについ
ての位相の遅れ、進みに対応してそれぞれEU、EDが位相
差分の時間だけ〔Ｌ〕となり、チャージポンプ８の各MO
SトランジスタをそれぞれONさせてその出力ラインに電
流を流し込んだり流し出したりし、このような機能によ
り、このチャージポンプ８に連なるLPF9の出力ではfR、
fVの位相差による直流的誤差電圧を検出する。VCO4は制
御電圧によって発振周波数が変化するもので、VCO4の位
相、すなわち、fVの位相がfRより進んでいるとその発振
周波数を下げて位相を遅らせ、またその反対であれば発
振周波数を上げて位相を進め、その出力信号をPLLの出
力信号としてFM送信ユニット７で利用する。FM信号はVC
O4にマイクロホンMCからの音声信号等で変調をかけるこ
とで得られる。FM送信ユニットはVCO4からのFM信号を送
信するためのもので、ロック検出器６からの出力に基づ
いてVCO4の出力周波数（fVに対応）と基準周波数fRとが
同期（ロック状態）にあるときは通常送信を継続し、所
定の同期保持範囲（ロックレンジ）を外れるとアンロッ
クとみなして送信を停止する。
EDに基づいてfRとfVの位相が一致した（ロック状態）、
一致していないか（アンロック状態）を検出し、その検
出結果をFM送信ユニット７へ出力する。一方、チャージ
ポンプ８はP,NチャネルのMOSトランジスタとインバータ
からなり、比較出力EU、EDに基づきfR＝fVでEU＝ED＝
〔Ｈ〕のときハイインピーダンスとなる信号を出力し、
その他のときはfR＞fV又はfR＜fVにより〔Ｈ〕又は
〔Ｌ〕となる信号を出力する。すなわち、fRとfVについ
ての位相の遅れ、進みに対応してそれぞれEU、EDが位相
差分の時間だけ〔Ｌ〕となり、チャージポンプ８の各MO
SトランジスタをそれぞれONさせてその出力ラインに電
流を流し込んだり流し出したりし、このような機能によ
り、このチャージポンプ８に連なるLPF9の出力ではfR、
fVの位相差による直流的誤差電圧を検出する。VCO4は制
御電圧によって発振周波数が変化するもので、VCO4の位
相、すなわち、fVの位相がfRより進んでいるとその発振
周波数を下げて位相を遅らせ、またその反対であれば発
振周波数を上げて位相を進め、その出力信号をPLLの出
力信号としてFM送信ユニット７で利用する。FM信号はVC
O4にマイクロホンMCからの音声信号等で変調をかけるこ
とで得られる。FM送信ユニットはVCO4からのFM信号を送
信するためのもので、ロック検出器６からの出力に基づ
いてVCO4の出力周波数（fVに対応）と基準周波数fRとが
同期（ロック状態）にあるときは通常送信を継続し、所
定の同期保持範囲（ロックレンジ）を外れるとアンロッ
クとみなして送信を停止する。
ここで、前記ロック検出器６は第５図に示すように、
アンドゲート10、バッファ11およびターミナル12、13に
より構成され、ターミナル12にはコンデンサ14が接続さ
れている。ロック検出器６は比較電圧EU、EDのANDを取
りバッファ11を介してターミナル13から外部にロックあ
るいはアンロックの信号を出力するが、例えばアンロッ
クの検出はパルス状で出力されるため実際にFM送信ユニ
ット７でMuting信号として使用するためには外部へ一度
出力し、コンデンサ14により平滑化してバッファ11を通
すようにしている。
アンドゲート10、バッファ11およびターミナル12、13に
より構成され、ターミナル12にはコンデンサ14が接続さ
れている。ロック検出器６は比較電圧EU、EDのANDを取
りバッファ11を介してターミナル13から外部にロックあ
るいはアンロックの信号を出力するが、例えばアンロッ
クの検出はパルス状で出力されるため実際にFM送信ユニ
ット７でMuting信号として使用するためには外部へ一度
出力し、コンデンサ14により平滑化してバッファ11を通
すようにしている。
しかしながら、このような従来のロック検出回路にあ
っては、ロック検出器６が第５図に示したように単純な
構成となっていたため、VCO4にFM変調をかけて送信周波
数が音声信号に従ってシフトした場合、少しの周波数の
ずれでもロック検出器６からアンロック信号が出力さ
れ、FM送信が停止してしまうという問題点があった。
っては、ロック検出器６が第５図に示したように単純な
構成となっていたため、VCO4にFM変調をかけて送信周波
数が音声信号に従ってシフトした場合、少しの周波数の
ずれでもロック検出器６からアンロック信号が出力さ
れ、FM送信が停止してしまうという問題点があった。
FM変調であるから送信周波数が所定範囲でシフトして
いるのであるが、そのシフト程度が大きいと本来的には
同期保持範囲内であってもアンロックとみなされるた
め、ロック検出器６についての改善が望まれる。
いるのであるが、そのシフト程度が大きいと本来的には
同期保持範囲内であってもアンロックとみなされるた
め、ロック検出器６についての改善が望まれる。
以上はロック検出回路をPLLを備えたFM変調に適用し
た場合の問題点であるが、PLLにおいてロック検出回路
を含むもの、例えばオーディオ機器、テレビ、モータ制
御等の場合であっても同様の不具合がある。
た場合の問題点であるが、PLLにおいてロック検出回路
を含むもの、例えばオーディオ機器、テレビ、モータ制
御等の場合であっても同様の不具合がある。
そこで本発明は、比較信号が基準信号に対して所定範
囲内で変動してもアンロック信号を出力しないようにで
きるロック検出回路の提供を目的としている。
囲内で変動してもアンロック信号を出力しないようにで
きるロック検出回路の提供を目的としている。
本発明によるクロック検出回路は上記目的達成のた
め、基準信号と比較信号の位相差に対応した長さで一の
論理状態を維持する位相差信号を所定のクロック信号の
ｎサイクル（ただしｎは整数）に相当する時間だけ遅延
するとともに、遅延前の位相差信号と遅延後の位相差信
号の双方が共に前記一の論理状態に相当する論理状態に
あるときにアンロック状態を検出する検出手段と、該ア
ンロック状態の検出に応答してアンロック信号の出力を
開始するアンロック信号出力手段と、該アンロック信号
の出力期間中に前記検出手段の出力がアンロック状態で
ない状態を所定時間継続したときに前記アンロック信号
の出力を停止する停止手段と、を具備することを特徴と
する。又は、基準信号と比較信号の位相差に対応した長
さで一の論理状態を維持する位相差信号を生成する位相
差信号生成手段と、該位相差信号生成手段の出力を所定
のクロック信号に同期して取り込む第１のフリップフロ
ップと、該第１のフリップフロップの出力を前記所定の
クロック信号に同期して取り込む第２のフリップフロッ
プと、前記第１のフリップフロップの出力と前記第２の
フリップフロップの出力の双方が共に同一の論理状態に
あるときにアンロック状態を検出する検出手段と、該ア
ンロック状態の検出に応答してアンロック信号の出力を
開始するアンロック信号出力手段と、該アンロック信号
の出力期間中に前記検出手段の出力がアンロック状態で
ない状態を所定時間継続したときに前記アンロック信号
の出力を停止する停止手段と、を具備することを特徴と
する。
め、基準信号と比較信号の位相差に対応した長さで一の
論理状態を維持する位相差信号を所定のクロック信号の
ｎサイクル（ただしｎは整数）に相当する時間だけ遅延
するとともに、遅延前の位相差信号と遅延後の位相差信
号の双方が共に前記一の論理状態に相当する論理状態に
あるときにアンロック状態を検出する検出手段と、該ア
ンロック状態の検出に応答してアンロック信号の出力を
開始するアンロック信号出力手段と、該アンロック信号
の出力期間中に前記検出手段の出力がアンロック状態で
ない状態を所定時間継続したときに前記アンロック信号
の出力を停止する停止手段と、を具備することを特徴と
する。又は、基準信号と比較信号の位相差に対応した長
さで一の論理状態を維持する位相差信号を生成する位相
差信号生成手段と、該位相差信号生成手段の出力を所定
のクロック信号に同期して取り込む第１のフリップフロ
ップと、該第１のフリップフロップの出力を前記所定の
クロック信号に同期して取り込む第２のフリップフロッ
プと、前記第１のフリップフロップの出力と前記第２の
フリップフロップの出力の双方が共に同一の論理状態に
あるときにアンロック状態を検出する検出手段と、該ア
ンロック状態の検出に応答してアンロック信号の出力を
開始するアンロック信号出力手段と、該アンロック信号
の出力期間中に前記検出手段の出力がアンロック状態で
ない状態を所定時間継続したときに前記アンロック信号
の出力を停止する停止手段と、を具備することを特徴と
する。
アンロック状態か非アンロック状態（以下［ロック状
態」）かの判定は、基準信号と比較信号の位相差の大小
（一の論理状態の長さ）によって決まる。具体的には、
遅延前の位相差信号と遅延後の位相差信号の双方が共に
一の論理状態に相当する論理状態にあるときにアンロッ
ク状態であることが判定される。ここで、遅延後の位相
差信号は、遅延前の位相差信号を所定の遅延時間だけ遅
らせたものであり、アンロック状態の判定は、遅延時間
の長さによって左右される。すなわち、遅延時間を短く
すると、比較的に小さな位相差でもアンロック状態が判
定されるが、遅延時間を長くすると、よりおおきな位相
差でなければアンロック状態が判定されなくなる。この
ことは、遅延時間を加減することによって、位相差と判
定結果との対応関係を自由にコントロールできることを
意味している。したがって、本願発明によれば、どの程
度の位相差が生じた場合に、アンロック信号を出力する
かを自在に設定できるから、各種用途のPLL周波数シン
セサイザに用いて好適な汎用性のあるロック検出回路を
提供できる。
態」）かの判定は、基準信号と比較信号の位相差の大小
（一の論理状態の長さ）によって決まる。具体的には、
遅延前の位相差信号と遅延後の位相差信号の双方が共に
一の論理状態に相当する論理状態にあるときにアンロッ
ク状態であることが判定される。ここで、遅延後の位相
差信号は、遅延前の位相差信号を所定の遅延時間だけ遅
らせたものであり、アンロック状態の判定は、遅延時間
の長さによって左右される。すなわち、遅延時間を短く
すると、比較的に小さな位相差でもアンロック状態が判
定されるが、遅延時間を長くすると、よりおおきな位相
差でなければアンロック状態が判定されなくなる。この
ことは、遅延時間を加減することによって、位相差と判
定結果との対応関係を自由にコントロールできることを
意味している。したがって、本願発明によれば、どの程
度の位相差が生じた場合に、アンロック信号を出力する
かを自在に設定できるから、各種用途のPLL周波数シン
セサイザに用いて好適な汎用性のあるロック検出回路を
提供できる。
以下、本発明を図面に基づいて説明する。
第１〜３図は本発明に係るロック検出回路の一実施例
を示す図であり、本発明をPLLを備えたFM送信機に適用
した例である。本実施例のロック検出回路は従来と同様
に第４図に示すような構成のＦ送信機に適用される例で
あるため、第４図についての重複説明は避け、ロック検
出器21の内部についての本発明の特徴を説明する。
を示す図であり、本発明をPLLを備えたFM送信機に適用
した例である。本実施例のロック検出回路は従来と同様
に第４図に示すような構成のＦ送信機に適用される例で
あるため、第４図についての重複説明は避け、ロック検
出器21の内部についての本発明の特徴を説明する。
第１図はロック検出器21の内部回路を示す図であり、
この図において、ロック検出器21はナンドゲート22〜2
5、インバータ26、27およびＤフリップフロップ28〜32
により構成される。ナンドゲート22には位相比較器３か
ら比較出力（位相差に対応するパルス幅の信号）EU、ED
が入力されており、位相比較器３と共に位相差信号生成
手段を構成するナンドゲート22はＤフリップフロップ2
8、29から構成される２段のシフトレジスタに接続され
る。第１のフリップフロップとして機能するＤフリップ
フロップ28のＱ出力はナンドゲート23の一方の入力端に
入力され、検出手段として機能するナンドゲート23の他
方の入力端には第２のフリップフロップとして機能する
Ｄフリップフロップ29の出力がインバータ26を介して
入力されるようになっている。上記ナンドゲート22、2
3、Ｄフリップフロップ28、29およびインバータ26は検
出手段41を構成している。また、Ｄフリップフロップ2
8、29の各クロック端子CKには第４図に示す基準発振器
１の原発振信号Xinの1/8の分周信号Xin/8が入力されて
おり、Ｄフリップフロップ28、29はこの分周信号Xin/8
のクロックに同期して作動する。検出手段41はＤフリッ
プフロップ28、29により構成されるシフトレジスタの段
数を基準信号fRと比較信号fVの位相差の検出範囲（請求
の範囲にいう所定範囲）に対応させており、この段数お
よびクロック周波数Xin/8を変えることによって検出範
囲を変えることができる。なおＤフリップフロップ28、
29のクロック端子CKに与える信号は、分周信号Xin/8に
限らない。所定のクロック信号であればよい。ナンドゲ
ート23の出力はＲ・Ｓフリップフロップを構成する２つ
のナンドゲート24、25に入力されるとともに、非同期型
のカウンタを構成する３つのＤフリップフロップ30〜32
の各リセット端子Ｒに入力されるようになっている。ナ
ンドゲート24、25はローアクティブのＲ・Ｓフリップフ
ロップによりアンロック信号出力手段42を構成する。
この図において、ロック検出器21はナンドゲート22〜2
5、インバータ26、27およびＤフリップフロップ28〜32
により構成される。ナンドゲート22には位相比較器３か
ら比較出力（位相差に対応するパルス幅の信号）EU、ED
が入力されており、位相比較器３と共に位相差信号生成
手段を構成するナンドゲート22はＤフリップフロップ2
8、29から構成される２段のシフトレジスタに接続され
る。第１のフリップフロップとして機能するＤフリップ
フロップ28のＱ出力はナンドゲート23の一方の入力端に
入力され、検出手段として機能するナンドゲート23の他
方の入力端には第２のフリップフロップとして機能する
Ｄフリップフロップ29の出力がインバータ26を介して
入力されるようになっている。上記ナンドゲート22、2
3、Ｄフリップフロップ28、29およびインバータ26は検
出手段41を構成している。また、Ｄフリップフロップ2
8、29の各クロック端子CKには第４図に示す基準発振器
１の原発振信号Xinの1/8の分周信号Xin/8が入力されて
おり、Ｄフリップフロップ28、29はこの分周信号Xin/8
のクロックに同期して作動する。検出手段41はＤフリッ
プフロップ28、29により構成されるシフトレジスタの段
数を基準信号fRと比較信号fVの位相差の検出範囲（請求
の範囲にいう所定範囲）に対応させており、この段数お
よびクロック周波数Xin/8を変えることによって検出範
囲を変えることができる。なおＤフリップフロップ28、
29のクロック端子CKに与える信号は、分周信号Xin/8に
限らない。所定のクロック信号であればよい。ナンドゲ
ート23の出力はＲ・Ｓフリップフロップを構成する２つ
のナンドゲート24、25に入力されるとともに、非同期型
のカウンタを構成する３つのＤフリップフロップ30〜32
の各リセット端子Ｒに入力されるようになっている。ナ
ンドゲート24、25はローアクティブのＲ・Ｓフリップフ
ロップによりアンロック信号出力手段42を構成する。
一方、Ｄフリップフロップ30のクロック端子CKにはイ
ンバータ27を介して基準信号fRが入力されており、他の
Ｄフリップフロップ31、32のクロック端子CKにはそれぞ
れ前段のＤフリップフロップ30、31の出力が入力され
ている。上記インバータ26、27、Ｄフリップフロップ30
〜32により基準信号fRと比較信号fVの位相差が所定範囲
（Ｄフリップフロップ28、29により構成されるシフトレ
ジスタの段数に相当）になってから基準信号を所定の回
数カウントし、カウント終了に伴ってアンロック信号の
出力を停止する停止手段43を構成している。
ンバータ27を介して基準信号fRが入力されており、他の
Ｄフリップフロップ31、32のクロック端子CKにはそれぞ
れ前段のＤフリップフロップ30、31の出力が入力され
ている。上記インバータ26、27、Ｄフリップフロップ30
〜32により基準信号fRと比較信号fVの位相差が所定範囲
（Ｄフリップフロップ28、29により構成されるシフトレ
ジスタの段数に相当）になってから基準信号を所定の回
数カウントし、カウント終了に伴ってアンロック信号の
出力を停止する停止手段43を構成している。
次に、作用を説明する。
VCO4にマイクロホンMCからの音声信号でFM変調をかけ
FM送信ユニット７によりFM送信を行っているとき、位相
比較器３から基準信号fRと比較信号fVとの位相差に応じ
たパルス幅の比較出力EU、EDがロック検出器21に入力さ
れ、fRとfVとの位相差に応じてFM送信の継続又は停止が
行われる。以下にロックおよびアンロックのときについ
て第２、３図のタイミングチャートを参照して説明す
る。
FM送信ユニット７によりFM送信を行っているとき、位相
比較器３から基準信号fRと比較信号fVとの位相差に応じ
たパルス幅の比較出力EU、EDがロック検出器21に入力さ
れ、fRとfVとの位相差に応じてFM送信の継続又は停止が
行われる。以下にロックおよびアンロックのときについ
て第２、３図のタイミングチャートを参照して説明す
る。
（Ｉ）ロック状態を出力するとき（第２図参照） ロック検出器21の各部の信号を第１図に示すようにそ
れぞれS1〜11とすると、基準信号fRと比較信号fVが第２
図のように変化しているとき各信号Xin/8、EU、ED、
S1、S11は第２図のように変化する。第２図中、イは偶
然にfRとfVの位相があったときであり、このとき比較出
力EU、EDは共に〔Ｈ〕となり、ナンドゲート22の出力S1
は〔Ｌ〕となりクロックXin/8の変化に同期するタイミ
ングでDFF28の出力S2は〔Ｌ〕になって、ナンドゲート2
3の出力S2は〔Ｈ〕になる。したがって、このままでは
ナンドゲート24、25からなるアンロック信号出力手段42
は位相が偶然合っただけにも拘らずロック状態を表す
〔Ｈ〕レベルの信号S11を出力することになるが、本実
施例では信号S5がＤフリップフロップ30〜32のリセット
端子にも入力されるため、実際には〔Ｈ〕レベルのロッ
ク信号S11は出力されない。すなわち、位相が偶然にあ
っただけであるから、fRの次回周期までにはもはやEU、
EDが共に〔Ｈ〕とならず、したがって信号S5がクロック
Xin/8に同期して直ちに〔Ｌ〕に変わる。その結果、Ｄ
フリップフロップ30〜32はfRのパルスを１回もカウント
せずにリセットされることとなり、これではＤフリップ
フロップ32の出力が反転せず信号S9が〔Ｌ〕レベルにな
らない。そのため、仮に信号S5が〔Ｈ〕になってもS9が
〔Ｈ〕のままであり、アンロック信号出力手段42の出力
S11は依然として〔Ｌ〕となりアンロック信号を維持す
る。このように、fRとfVの位相が偶然あっただけではロ
ック信号が出力されない。これは、Ｄフリップフロップ
30〜32があるから、少なくともfRとfVの位相が合致し、
その状態がfRの４パルス分だけ連続した場合のみロック
信号が出ることを意味している信号を出力する。ケース
ロは位相が合っていないのでアンロック状態のままであ
る。一方、ハのケースのように位相が合った後、fRの４
パルス分以上もその位相合致状態が連続すると、Ｄフリ
ップフロップ32の出力S9が反転して〔Ｌ〕となり、これ
によりアンロック信号出力手段２の出力S11が〔Ｈ〕レ
ベルのロック信号となる。なお、Ｄフリップフロップ30
〜32により構成されるカウンタの段数を増減することに
よりfRとfVの位相があってからロック信号が出力される
までの時間をコントロールすることができる。
れぞれS1〜11とすると、基準信号fRと比較信号fVが第２
図のように変化しているとき各信号Xin/8、EU、ED、
S1、S11は第２図のように変化する。第２図中、イは偶
然にfRとfVの位相があったときであり、このとき比較出
力EU、EDは共に〔Ｈ〕となり、ナンドゲート22の出力S1
は〔Ｌ〕となりクロックXin/8の変化に同期するタイミ
ングでDFF28の出力S2は〔Ｌ〕になって、ナンドゲート2
3の出力S2は〔Ｈ〕になる。したがって、このままでは
ナンドゲート24、25からなるアンロック信号出力手段42
は位相が偶然合っただけにも拘らずロック状態を表す
〔Ｈ〕レベルの信号S11を出力することになるが、本実
施例では信号S5がＤフリップフロップ30〜32のリセット
端子にも入力されるため、実際には〔Ｈ〕レベルのロッ
ク信号S11は出力されない。すなわち、位相が偶然にあ
っただけであるから、fRの次回周期までにはもはやEU、
EDが共に〔Ｈ〕とならず、したがって信号S5がクロック
Xin/8に同期して直ちに〔Ｌ〕に変わる。その結果、Ｄ
フリップフロップ30〜32はfRのパルスを１回もカウント
せずにリセットされることとなり、これではＤフリップ
フロップ32の出力が反転せず信号S9が〔Ｌ〕レベルにな
らない。そのため、仮に信号S5が〔Ｈ〕になってもS9が
〔Ｈ〕のままであり、アンロック信号出力手段42の出力
S11は依然として〔Ｌ〕となりアンロック信号を維持す
る。このように、fRとfVの位相が偶然あっただけではロ
ック信号が出力されない。これは、Ｄフリップフロップ
30〜32があるから、少なくともfRとfVの位相が合致し、
その状態がfRの４パルス分だけ連続した場合のみロック
信号が出ることを意味している信号を出力する。ケース
ロは位相が合っていないのでアンロック状態のままであ
る。一方、ハのケースのように位相が合った後、fRの４
パルス分以上もその位相合致状態が連続すると、Ｄフリ
ップフロップ32の出力S9が反転して〔Ｌ〕となり、これ
によりアンロック信号出力手段２の出力S11が〔Ｈ〕レ
ベルのロック信号となる。なお、Ｄフリップフロップ30
〜32により構成されるカウンタの段数を増減することに
よりfRとfVの位相があってからロック信号が出力される
までの時間をコントロールすることができる。
（II）アンロック状態を出力するとき（第３図参照） 第３図中、ニのケースはfRとfVの位相があっている状
態であり、アンロック信号出力手段42の出力S11はロッ
ク状態を表す〔Ｈ〕レベルの信号（ロック信号）となっ
ている。いま、ホのケースのようにfRとfVの位相差が小
さくずれた場合、具体的には信号Xin/8の立上がりを１
回以下しか捉えない場合であり、これはVCO4に通常の状
態でFM変調をかけた程度の位相ずれに相当している。し
たがって、このような通常の位相ずれ程度でアンロック
信号が出るのは好ましくない。
態であり、アンロック信号出力手段42の出力S11はロッ
ク状態を表す〔Ｈ〕レベルの信号（ロック信号）となっ
ている。いま、ホのケースのようにfRとfVの位相差が小
さくずれた場合、具体的には信号Xin/8の立上がりを１
回以下しか捉えない場合であり、これはVCO4に通常の状
態でFM変調をかけた程度の位相ずれに相当している。し
たがって、このような通常の位相ずれ程度でアンロック
信号が出るのは好ましくない。
そのため、本実施例では次のようになる。すなわち、
上述のように位相がずれると、比較出力EU、EDは位相の
ずれ幅に相当するだけの幅を有するパルスとなる。第３
図中、ホのケースではEUが〔Ｌ〕になっている期間が上
記幅に対応する。このとき、EU＝〔Ｌ〕となっている期
間は信号Xin/8の１パルス分以内に相当するのみである
から、Ｄフリップフロップ28、29により構成されるシフ
トレジスタの各段の出力が共に〔Ｈ〕にならず、信号S5
が〔Ｌ〕に変化しないため、信号S11は依然として
〔Ｈ〕レベルのまま（ロック信号のまま）である。一
方、ヘのケースのようにfRとfVの位相差が大きくFM変調
による通常の周波数変動を越えているとき、具体的には
信号Xin/8の立上がりを２回以上捉える場合は、Ｄフリ
ップフロップ28、29により構成されるシフトレジスタの
各段の出力が共に〔Ｈ〕となって信号S5が〔Ｈ〕から
〔Ｌ〕に変化する。このため、Ｄフリップフロップ30〜
32がリセットされ信号S9が〔Ｈ〕になり、結局、アンロ
ック信号出力手段42の出力S11が〔Ｈ〕から〔Ｌ〕に変
化してアンロック信号となる。なお、fRとfVの位相ずれ
の程度はＤフリップフロップ28、29により構成されるシ
フトレジスタの段数やシフトレジスタのクロック周波数
（Xin/8）を変えることによって調整することができ
る。
上述のように位相がずれると、比較出力EU、EDは位相の
ずれ幅に相当するだけの幅を有するパルスとなる。第３
図中、ホのケースではEUが〔Ｌ〕になっている期間が上
記幅に対応する。このとき、EU＝〔Ｌ〕となっている期
間は信号Xin/8の１パルス分以内に相当するのみである
から、Ｄフリップフロップ28、29により構成されるシフ
トレジスタの各段の出力が共に〔Ｈ〕にならず、信号S5
が〔Ｌ〕に変化しないため、信号S11は依然として
〔Ｈ〕レベルのまま（ロック信号のまま）である。一
方、ヘのケースのようにfRとfVの位相差が大きくFM変調
による通常の周波数変動を越えているとき、具体的には
信号Xin/8の立上がりを２回以上捉える場合は、Ｄフリ
ップフロップ28、29により構成されるシフトレジスタの
各段の出力が共に〔Ｈ〕となって信号S5が〔Ｈ〕から
〔Ｌ〕に変化する。このため、Ｄフリップフロップ30〜
32がリセットされ信号S9が〔Ｈ〕になり、結局、アンロ
ック信号出力手段42の出力S11が〔Ｈ〕から〔Ｌ〕に変
化してアンロック信号となる。なお、fRとfVの位相ずれ
の程度はＤフリップフロップ28、29により構成されるシ
フトレジスタの段数やシフトレジスタのクロック周波数
（Xin/8）を変えることによって調整することができ
る。
このように、本実施例ではfRとfVがロックされた場合
はVCO4にFM変調をかけて発振周波数が変動した場合であ
っても、従来と異なりアンロック信号を出力せず、ロッ
ク状態を適切に維持して正常なFM送信を確保することが
できる。
はVCO4にFM変調をかけて発振周波数が変動した場合であ
っても、従来と異なりアンロック信号を出力せず、ロッ
ク状態を適切に維持して正常なFM送信を確保することが
できる。
なお、上記実施例は本発明をPLLを備えたFM送信機に
適用した例であるが、本発明の適用はこれに限らない。
すなわち、PLLに用いられるロック検出回路、例えば、
オーディオ機器、テレビ、無線通信機器、モータ制御等
の何れにも適用可能であるばかりでなく、PLLに用いら
れない他のロック検出回路にも勿論、適応可能である。
適用した例であるが、本発明の適用はこれに限らない。
すなわち、PLLに用いられるロック検出回路、例えば、
オーディオ機器、テレビ、無線通信機器、モータ制御等
の何れにも適用可能であるばかりでなく、PLLに用いら
れない他のロック検出回路にも勿論、適応可能である。
本発明によれば、基準信号と比較信号の位相差がロッ
ク状態にあるときこれらの位相差が所定範囲内にあれば
ロック信号の出力を継続し、所定範囲を外れるとアンロ
ック信号を出力するようにしているので、例えばFM変調
をかけて発振周波数が通常の範囲内で変化したような場
合であっても、アンロック信号が出力されず、ロック状
態が適切に維持される。又、一度アンロック状態を検出
すると検出手段がXinを所定回数カウントする間位相同
期状態が維持されなければ、ロック信号は出力されな
い。
ク状態にあるときこれらの位相差が所定範囲内にあれば
ロック信号の出力を継続し、所定範囲を外れるとアンロ
ック信号を出力するようにしているので、例えばFM変調
をかけて発振周波数が通常の範囲内で変化したような場
合であっても、アンロック信号が出力されず、ロック状
態が適切に維持される。又、一度アンロック状態を検出
すると検出手段がXinを所定回数カウントする間位相同
期状態が維持されなければ、ロック信号は出力されな
い。
したがって、本発明に係るロック検出回路を備えた各
種装置にあっては、不必要なアンロック状態の検出及び
疑似的な位相同期の検出による誤ったロック信号の出力
を避けて周波数制御の安定性を確保することができる。
種装置にあっては、不必要なアンロック状態の検出及び
疑似的な位相同期の検出による誤ったロック信号の出力
を避けて周波数制御の安定性を確保することができる。
第１〜３図は本発明に係るロック検出回路を適用したFM
送信機の一実施例を示す図であり、 第１図はそのロック検出器の回路図、 第２図はそのロック状態になるときのタイミングチャー
ト、 第３図はそのアンロック状態にするときのタイミングチ
ャート、 第４、５図は従来のロック検出回路を適用したFM送信機
の一例を示す図であり、 第４図はそのブロック構成図、 第５図は従来のロック検出器の一例を示す回路図であ
る。 １……基準発振器、 ２……基準分周器、 ３……位相比較器、 ４……VCO、 ５……比較分周器、 ６……ロック検出器、 ７……FM送信ユニット、 ８……チャージポンプ、 ９……LPF、 21……ロック検出器、 22〜25……ナンドゲート、 26、27……インバータ、 28〜32……Ｄフリップフロップ、 41……検出手段、 42……アンロック信号出力手段、 43……停止手段。
送信機の一実施例を示す図であり、 第１図はそのロック検出器の回路図、 第２図はそのロック状態になるときのタイミングチャー
ト、 第３図はそのアンロック状態にするときのタイミングチ
ャート、 第４、５図は従来のロック検出回路を適用したFM送信機
の一例を示す図であり、 第４図はそのブロック構成図、 第５図は従来のロック検出器の一例を示す回路図であ
る。 １……基準発振器、 ２……基準分周器、 ３……位相比較器、 ４……VCO、 ５……比較分周器、 ６……ロック検出器、 ７……FM送信ユニット、 ８……チャージポンプ、 ９……LPF、 21……ロック検出器、 22〜25……ナンドゲート、 26、27……インバータ、 28〜32……Ｄフリップフロップ、 41……検出手段、 42……アンロック信号出力手段、 43……停止手段。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−247330（ＪＰ，Ａ) 特開 昭58−5673（ＪＰ，Ａ)
Claims (2)
- 【請求項１】基準信号と比較信号の位相差に対応した長
さで一の論理状態を維持する位相差信号を所定のクロッ
ク信号のｎサイクル（ただしｎは整数）に相当する時間
だけ遅延するとともに、遅延前の位相差信号と遅延後の
位相差信号の双方が共に前記一の論理状態に相当する論
理状態にあるときにアンロック状態を検出する検出手段
と、該アンロック状態の検出に応答してアンロック信号
の出力を開始するアンロック信号出力手段と、該アンロ
ック信号の出力期間中に前記検出手段の出力がアンロッ
ク状態でない状態を所定時間継続したときに前記アンロ
ック信号の出力を停止する停止手段と、を具備すること
を特徴とするロック検出回路。 - 【請求項２】請求項１記載のロック検出回路は、基準信
号と比較信号の位相差に対応した長さで一の論理状態を
維持する位相差信号を生成する位相差信号生成手段と、
該位相差信号生成手段の出力を所定のクロック信号に同
期して取り込む第１のフリップフロップと、該第１のフ
リップフロップの出力を前記所定のクロック信号に同期
して取り込む第２のフリップフロップと、前記第１のフ
リップフロップの出力と前記第２のフリップフロップの
出力の双方が共に同一の論理状態にあるときにアンロッ
ク状態を検出する検出手段と、該アンロック状態の検出
に応答してアンロック信号の出力を開始するアンロック
信号出力手段と、該アンロック信号の出力期間中に前記
検出手段の出力がアンロック状態でない状態を所定時間
継続したときに前記アンロック信号の出力を停止する停
止手段と、を具備することを特徴とするロック検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288921A JP2634417B2 (ja) | 1987-11-16 | 1987-11-16 | ロック検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288921A JP2634417B2 (ja) | 1987-11-16 | 1987-11-16 | ロック検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129614A JPH01129614A (ja) | 1989-05-22 |
| JP2634417B2 true JP2634417B2 (ja) | 1997-07-23 |
Family
ID=17736523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288921A Expired - Fee Related JP2634417B2 (ja) | 1987-11-16 | 1987-11-16 | ロック検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634417B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2769660B2 (ja) * | 1992-09-21 | 1998-06-25 | 三菱電機株式会社 | Ｐｌｌ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247330A (ja) * | 1984-05-22 | 1985-12-07 | Mitsubishi Electric Corp | アンロツク検出回路 |
-
1987
- 1987-11-16 JP JP62288921A patent/JP2634417B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01129614A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5103192A (en) | Phase-difference detecting circuit and method of reducing power consumption in a pll system | |
| US7176763B2 (en) | Phase-locked loop integrated circuits having fast phase locking characteristics | |
| JP3094977B2 (ja) | Ｐｌｌ回路 | |
| US7183861B2 (en) | Circuits and methods for detecting phase lock | |
| US5276716A (en) | Bi-phase decoder phase-lock loop in CMOS | |
| JPH10276086A (ja) | 位相同期ループ | |
| JP2003224471A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| EP0287776B1 (en) | Phase-locked data detector | |
| JP2002198808A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| US7319350B2 (en) | Lock-detection circuit and PLL circuit using same | |
| JP4015254B2 (ja) | ロック検出回路及びｐｌｌ周波数シンセサイザ | |
| US7567642B2 (en) | Phase detector with extended linear operating range | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| JPH09214333A (ja) | 半導体集積回路 | |
| JP2634417B2 (ja) | ロック検出回路 | |
| US20050057314A1 (en) | Device and method for detecting phase difference and PLL using the same | |
| JP2002198807A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JP2811994B2 (ja) | 位相同期回路 | |
| GB2336732A (en) | Frequency comparator and PLL circuit using the same | |
| JPH09200048A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3781725B2 (ja) | 位相同期ループ回路 | |
| JP3079943B2 (ja) | Ｐｌｌ回路 | |
| JPS60247330A (ja) | アンロツク検出回路 | |
| JP3561657B2 (ja) | 可変分周装置 | |
| JP3368971B2 (ja) | 周波数同期装置及びクロック信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |