JPH0681129B2 - データ検出器 - Google Patents

データ検出器

Info

Publication number
JPH0681129B2
JPH0681129B2 JP5957088A JP5957088A JPH0681129B2 JP H0681129 B2 JPH0681129 B2 JP H0681129B2 JP 5957088 A JP5957088 A JP 5957088A JP 5957088 A JP5957088 A JP 5957088A JP H0681129 B2 JPH0681129 B2 JP H0681129B2
Authority
JP
Japan
Prior art keywords
pulse
output
data
clock
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5957088A
Other languages
English (en)
Other versions
JPS63263936A (ja
Inventor
ジエームズ・アーサー・ベイリイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63263936A publication Critical patent/JPS63263936A/ja
Publication of JPH0681129B2 publication Critical patent/JPH0681129B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明はデュアル出力・マルチバイブレータを使ってラ
イン・クロックとデータ・パルスを同期させる位相ロッ
ク・ループ回路を含むデータ検出回路に関するものであ
る。
B.従来技術 従来の位相ロック・データ検出回路は、電圧制御発振器
のパルス幅に等しいパルス幅を有する単安定マルチバイ
ブレータ回路を使用している。パルス幅が等しい場合、
データ入力における「１」の検出は電圧制御発振器パル
スの立上りエッジで行なわれ、一方、位相検出は立下り
エッジで行なわれる。定常状態の位相誤差を小さく保つ
ため、従来技術の回路では、制御電圧入力の変動に応じ
て発振器の周波数が変化するとき、単安定マルチバイブ
レータのパルス幅が、電圧制御発振器のパルス幅に一致
するように動的に同期が取られることが必要である。従
来例では、定常状態の位相誤差を小さく保つため、電圧
制御発振器の公称周波数と単安定マルチバイブレータの
パルス幅の両方を製造時に慎重に制御または調節するこ
とが必要である。
従来の多くの回路では、使用される訂正論理回路は、位
相誤差０の近くで不感帯域を形成する。これは、シング
ルショット・マルチバイブレータ・パルスとクロック・
パルスの位相差が訂正論理回路のセットアップ時間を超
えない場合に生じる。このような不感帯域時間中は、い
かなる訂正信号も発生しない。したがって、これらの回
路は固有のジッタを示し、このようなジッタを有する回
路が位相ロック・データ検出器で使用されていた。
従来技術についての調査の結果、以下の関連資料が明ら
かになった。
ロジャース（Rogers）に対する米国特許第4017806号、 イケダ（Ikeda）に対する米国特許第4105946号、 バーガート（Burgert）に対する米国特許第4112383号、 ガーデ（Garde）に対する米国特許第4121172号、 ピッタロ（Pittaro）に対する米国特許第4134081号、 トムソン（Thomson）等に対する米国特許第4229823号、 アサミ（Asami）に対する米国特許第4437072号、 ライスフェルト（Reisfeld）に対する米国特許第424654
5号。
ライスフェルトに対する米国特許第4246545号は、上述
した従来技術を表わすデータ信号応答位相ロック・ルー
プを開示している点で、本出願に関連がある。ライスフ
ェルトの特許は、その他の点では、以下に説明する本出
願の新規な部分には関係しない。
残りの特許は位相ロック回路を含むが、異なる機能を実
行するか、またはその機能を実行するためにまったく異
なる手法を使用するものである。したがって、それらの
特許は本出願に関連していないと思われる。
C.発明が解決しようとする問題点 本発明は単安定マルチバイブレータのパルス幅や電圧制
御発振器の公称周波数を正確に調整する必要がなく、か
つジッタによる不感帯域の問題もない位相ロック・ルー
プを有するデータ検出回路を提供することを目的として
いる。
D.問題点を解決するための手段 要約すると、本発明は、符号化されたランレングス・リ
ミテッド・データ信号からクロック情報を取り出すため
のデータ検出器に関するものである。このデータ検出器
は、位相検出器、チャージ・ポンプ、フィルタ、フィル
タ用バッファ回路および位相検出器からの制御号に応じ
て調節される電圧制御発振器から成る、制御ループすな
わち位相ロック・ループを含む。このデータ検出器は、
Q1出力の持続期間の1/2でロー状態からハイ状態に変わ
るQ2出力を有するデュアル出力単安定マルチバイブレー
タを具体化したものである。したがって、Q2出力はQ1出
力よりも90度遅れ、ループがロックモードのとき、取り
出されたクロック信号と同位相で現われる。
本発明を用いると、可変パルス幅のトラッキング単安定
マルチバイブレータ、ならびに単安定マルチバイブレー
タのパルス幅または電圧制御発振器の公称周波数を正確
に制御または調節する必要がなくなる。このことは、第
２の出力パルスの立上りエッジが第１の出力パルスのち
ょうど中間で発生するようになった、２つの出力パルス
を発生する単安定マルチバイブレータを設けることによ
って実現される。この関係は集積回路設計手法または他
の手法を使って容易に実現することができ、製造時に後
から調節する必要がないので、この回路は有用である。
さらに、その結果得られる訂正論理回路は、従来の多く
の回路で存在するような、電圧制御発振器出力中にジッ
タを伴なう不感帯域を発生しないので、本発明は有用で
ある。
E.実施例 次に、図面の第１図を参照して、本発明によって設計さ
れた位相ロック・データ検出器の構成について説明す
る。このシステムはデュアル出力単安定マルチバイブレ
ータ12、チャージ・ポンプ14、フィルタ16、バッファ回
路18および電圧制御発振器20を備えている。これらの構
成要素は、データ入力端子21、クロック端子23およびデ
ータ出力端子22を含むタイプII制御ループ内に配置され
る。
データ入力端子は線24でマルチバイブレータ12のラッチ
・セット入力に接続される。マルチバイブレータのリセ
ットは、第１図に示さない内部回路であるが、後で第３
図に関連して説明する。マルチバイブレータのQ1出力
は、図のように、ゲート29、30の各々に対する入力とし
て線27を介して接続される。マルチバイブレータのQ2出
力は、線26でデータ出力端子に接続される。論理ゲート
29はANDゲートを含み、線31を介して電圧制御発振器の
非クロック出力を含む第２の入力を受け取る。ANDゲー
ト30は線32を介して、電圧制御発振器のクロック出力を
含む第２の入力を受け取る。
ゲート29の出力は線35を介して、チャージ・アップ信号
として通常のチャージ・ポンプのチャージ・アップ要素
38に接続されている。同様に、ゲート30の出力は線36に
より、チャージ・ダウン信号としてチャージ・ポンプの
チャージ・ダウン要素39に接続されている。
したがって、線35上に正の信号が存在するときは、フィ
ルタ16内の容量性要素が通常の方法で要素38および線41
を介して充電電流を受け取る。同様に、ゲート30からく
る線36上に正の信号が存在するときは、フィルタの容量
性要素が線41およびチャージ・ポンプのチャージ・ダウ
ン要素39を介して放電される。フィルタ16上の電圧レベ
ルはバッファ回路18および線42を介して伝えられ、電圧
制御発振器20に対する制御信号入力となる。電圧制御発
振器は、クロック周波数が制御信号にしたがって変化す
る通常の電圧制御発振器である。
位相検出器は制御信号をチャージ・ポンプ回路に供給し
て、電荷をフィルタに運ばせるか、またはフィルタから
電荷を取り除かせる。制御信号は、単安定マルチバイブ
レータの出力Q1が発生する時点のクロックの状態に基づ
いて発生する。
第２図を参照すると、クロック出力CLOCKがローなら
ば、チャージ・アップ信号CHARGE UPが発生する。一
方、クロックがハイであるならば、チャージ・ダウン信
号CHARGE DNが発生する。チャージ・アップ信号とチャ
ージ・ダウン信号が同じ持続期間を有するとき、フェイ
ズ・ロックが発生する。このことは、単安定マルチバイ
ブレータのパルスQ1の間に、クロックがハイ状態および
ロー状態で等しい時間量を消費することを意味する。し
たがって、クロックが単安定マルチバイブレータ出力Q1
から位相がちょうど90度ずれた場合に、ロックが発生す
る。このロック状態は固有なものであり、特に、上記シ
ステムでのデータ検出にこの回路を使用できるようにす
るために利用できる。この独特な特徴は、出力Q1の持続
時間のちょうど半分のところで出力Q2がロー状態からハ
イ状態に変化する２つの出力Q1およびQ2を発生する単安
定マルチバイブレータを使用することからもたらされ
る。出力Q2はQ1よりちょうど90度だけ遅れ、したがっ
て、ループがロックされたとき、クロック信号と同位相
で現われる。
第３図を参照して、第１図で要素12として示されるデュ
アル出力単安定マルチバイブレータ用の特別な回路につ
いて説明する。第１図に示したのと同等の要素を表わす
ため、第３図では同じ参照番号に，符号をつけて使用す
る。すなわち、端子21′のデータは、線24′によってセ
ット／リセット・ラッチ51のセット入力に接続される。
ラッチのリセット入力は線95によって電圧比較器94の出
力に接続される。ラッチのＱ出力は、線27′によって論
理ゲート29（図示せず）の入力に接続される。電圧比較
器93の出力は線26′によってデータ出力端子（図示せ
ず）に接続される。
ラッチ51の出力は線52、抵抗53および線54によってト
ランジスタT1のコレクタに接続される。トランジスタT1
のコレクタは線55によってT1のベースに接続される。T1
のエミッタは線56によって基準端子57に接続される。T1
のベースはまた線58によってトランジスタT2のベースに
接続される。トランジスタT2のコレクタは線61および抵
抗62、63によって線27′に接続される。トランジスタT2
のエミッタは線59によって基準端子57に接続される。
ダイオード65は抵抗62および63の共通接合点をトランジ
スタT3のコレクタに接続する。線66はT2のコレクタをト
ランジスタT3のベースに接続し、線67はトランジスタT3
のエミッタを基準端子57に接続する。
トランジスタT3のレクタはまた線70によってトランジス
タT4のベースにも接続される。正の電圧基準端子74は線
73および抵抗72によってトランジスタT4のベースに接続
され、基準端子74はまた線75によってトランジスタT4の
コレクタにも接続される。トランジスタT4のエミッタは
線77を介してトランジスタT5のコレクタに接続され、線
79を介して電圧比較器93の負の入力に接続される。
トランジスタT5のベースは電流シンク基準源76に接続さ
れ、トランジスタT5のコレクタは抵抗78によって基準端
子57に接続される。線83はトランジスタT5のベースをト
ランジスタT7のベースに接続する。
基準端子74は線81によってトランジスタT6のコレクタに
接続され、抵抗80によってトランジスタT6のベースに接
続される。トランジスタT6のエミッタは抵抗R1およびR2
によってトランジスタT7のコレクタに接続される。トラ
ンジスタT7のエミッタは線82によって基準端子57に接続
される。R1およびR2の共通接続点は線86によって電圧比
較器93の正の入力に接続される。トランジスタT7のコレ
クタは線87によって電圧比較器94の正の入力に接続され
る。トランジスタT4のエミッタは線79および線88によっ
て電圧比較器94の負の入力に接続される。電圧比較器94
の負の入力はまたタイミング・コンデンサ89によって基
準端子57にも接続される。
第３図に示す構成要素は下記の機能を実行する。ラッチ
51はデータの正の遷移を記録し、出力パルスが処理中で
あることを示す。トランジスタT1、T2およびT3は、T4の
スイッチングを行なうための信号を発生するための差動
−単端変換器を形成する。トランジスタT4はオン状態の
ときタイミング・コンデンサを再充電する。トランジス
タT5は、トランジスタT4がオフに切り換えられたとき一
定の速度でタイミング・コンデンサを放電する、定電流
を発生させる。
トランジスタT6およびT7は、基準電圧を発生する。この
基準電圧は、完全に充電された状態のタイミング・コン
デンサの電圧に一致する。抵抗R1およびR2は、パルスQ2
およびリセット信号を発生するための基準電圧を発生す
る。R1およびR2は、R1の電圧がトランジスタT6のエミッ
タからR1への電圧の半分に等しくなるような値を有す
る。第３図および第４図を参照すると、信号データ・イ
ンパルスが立上りエッジを発生するとき、ラッチ出力は
セット状態（Q1＝１）に変わる。
このためトランジスタT1、T2およびT3はトランジスタT4
をオフにする。トランジスタT4がオフの場合、タイミン
グ・コンデンサ電圧VcはトランジスタT5から発生される
定電流源を介して放電し始める。VcがVr2よりも下がる
と、電圧比較器93は１状態に切り換わる。VcがさらにVr
1の値よりも低い値に降下すると、電圧比較器94は１状
態に切り換わり、リセット信号を１にする。その結果得
られるセット信号がラッチ51に印加されると、ラッチ51
はリセット状態（Q1＝０）に戻る。ラッチ51がリセット
されているとき、トランジスタT4は再びオン状態にな
り、タイミング・コンデンサ電圧Vcを指数的に上昇させ
て、トランジスタT6のエミッタ電圧に等しくさせる。
Vr2はトランジスタT4のエミッタ電圧とVr1の中間にある
ので、出力Q2はQ1パルスの中間で０状態から１状態に変
化する。
以上が、システムを上述の方式で動作させる回路動作の
基本的要素である。次に第５図および第６図を参照し
て、システムの残りの動作を第５図に示すRZデータ−NR
Zデータ変換器の説明から理解されたい。
第５図では、第１図の同様な要素に対応する要素
を「″」のついた参照番号で示す。すなわち、第１図の
デュアル出力単安定マルチバイブレータ12のQ2出力は第
５図では参照番号26″で示す。同様に、第１図を電圧制
御発振器20のクロック出力23は第５図では23″で示す。
第５図には、その他にフリップ・フロップ101、フリッ
プ・フロップ102およびフリップ・フロップ103が示され
ている。これらのフリップ・フロップは、データ（Ｄ）
入力およびクロック入力を有する通常のデータ・フリッ
プ・フロップである。フリップ・フロップ101はＱおよ
び出力を有し、フリップ・フロップ102、103は、Ｑ出
力のみが回路内で相互接続された状態で示されている。
さらに具体的に述べると、Q2信号は線26″によってフリ
ップ・フロップ101のクロック入力に接続される。フリ
ップ・フロップ101の出力は線106によってフリップ・
フロップ101のＤ入力に接続される。フリップ・フロッ
プ101のＱ出力は線107によってフリップ・フロップ102
のＤ入力に接続される。クロック信号は線23″、インバ
ータ108および線110、111を介してフリップ・フロップ1
02のリセット入力に供給される。クロック信号はまた線
110、112を介してフリップ・フロップ103のリセット入
力にも供給される。フリップ・フロップ102のＱ出力は
線114によってフリップ・フロップ103の入力に接続さ
れ、線114、116によって排他的OR回路104の１つの入力
に接続される。フリップ・フロップ103のＱ出力は線117
によって排他的OR回路104の他方の入力に接続される。
排他的OR回路の出力は線118によってNRZデータ端子120
に接続される。
次に第５図および第６図を参照して、RZデータ−NRZデ
ータ変換器の動作について説明する。
この回路は入力RZデータ（Q2）を２段階でNRZデータに
変換する。第１の段階はフリップ・フロップ101によっ
て実行され、RZデータ入力をNRZIデータに変換する。第
２の段階は残りの論理回路により実行され、フリップ・
フロップ101の出力からまたNRZIデータをNRZデータに変
換する。以下の考察では、まずRZ−NRZI変換について説
明し、次にNRZI−NRZデータ変換について説明する。
信号Q2に正の遷移が発生すると、データ・フリップ・フ
ロップ101のデータ入力に存在するデータが線107を介し
て出力QF1に転送される。同時に、フリップ・フロップ1
01の反転出力（非QF1）も状態を変更して、データ入力
に存在するデータの逆を表わす。フリップ・フロップ10
1の反転出力（非QF1）はフリップ・フロップ101のデー
タ入力に接続されているので、入力Q2が正に遷移した直
後に、フリップ・フロップ101の入力にあるデータはデ
ータ入力の前の状態の逆の状態に変わる。その結果、入
力Q2が正に遷移するごとに、フリップ・フロップ101の
出力QF1はその以前の状態の逆の状態に変わる。これは
一般にディジタル２分割回路と考えられている。入力Q2
はRZデータを表わすので、フリップ・フロップ101およ
びその接続の効果は、フリップ・フロップ101の出力でR
Zデータ入力をNRZIデータに変換することである。
フリップ・フロップ101からまたNRZIデータは、フリッ
プ・フロップ102のデータ入力に結合される。フリップ
・フロップ102のクロック入力は、第１図に示した電圧
制御発振器で発生されるクロックの反転信号である。こ
のクロック信号は、クロックの立上りエッジがQ2上の立
上りエッジと一致するように、名目的に同位相となって
いる。したがって、Q2上の立上りエッジはフリップ・フ
ロップ102のクロック入力での立下りエッジに対応す
る。クロック信号の反転はインバータ108によって行な
われる。フリップ・フロップ102は（フリップ・フロッ
プ101および103と同様に）、正のエッジ、トリガ・デー
タ・フリップ・フロップなので、フリップ・フロップ10
2の入力でのNRZIデータはそのクロック入力の立上りエ
ッジまたはクロック入力の立下りエッジでその出力に転
送される。クロックの最後の立下りエッジ以降にNRZIデ
ータが変化した場合、フリップ・フロップ102の出力も
状態を変化させる。フリップ・フロップ102の全体的効
果は、クロックの以前の立下りエッジからクロックの現
在の立下りエッジまでの「刻時ウインドー」を生成する
ことである。フリップ・フロップ103はクロックの立下
りエッジで再度フリップ・フロップ102の以前の状態を
記録するにすぎない。クロックの以前の立下りエッジ以
降にNRZIデータ入力で遷移が発生しなかった場合、両フ
リップ・フロップ102と103の出力は同じになる。このこ
とは、排他的ORゲート104に対する入力が等しくなる
（共に「１」または「０」）ことを意味する。したがっ
て、ゲート104の出力は「０」となり、「０」の値のNRZ
データを表わす。逆に、クロックの最後の立下りエッジ
以降にNRZIデータで遷移があった場合は、フリップ・フ
ロップ102と103の出力は互いに反対になる。
この状態ではNRZデータ出力に「１」が発生する。
F.発明の効果 以上説明したように、本発明においては、第２の出力パ
ルスの立上りエッジを第１の出力パルスのちょうど中間
に位置させることにより、単安定マルチバイブレータの
パルス幅や電圧制御発振器の公称周波数を正確に調整す
る必要がなくなり、またジッタによる不感帯域の問題も
解消できる。
【図面の簡単な説明】
第１図は、本発明のシステムの構成図である。 第２図は、第１図の動作を説明するのに有用な波形図で
ある。 第３図は、第１図の検出器で使用されるデュアル・アウ
トプット単安定マルチバイブレータの回路図である。 第４図は、第３図の回路の動作を説明するのに有用な波
形図である。 第５図はRZデータ−NRZデータ変換器の概略図である。 第６図は、第５図の変換器の動作を説明するのに有用な
波形図である。 12……デュアル出力単安定マルチバイブレータ、14……
チャージ・ポンプ、16……フィルタ、18……バッファ回
路、20……電圧制御発振器、29、30……ゲート、51……
セット／リセット・ラッチ、76……電流シンク基準源、
89……タイミング・コンデンサ、93、94……電圧比較
器。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】データ信号を受取り、このデータ信号に応
    じて一定幅の第１のパルスを発生し、かつこの第１のパ
    ルスのパルス間隔の真中で発生し、前記第１のパルスの
    パルス間隔より短い一定幅の第２のパルスを発生するデ
    ュアル出力回路と、 前記第１のパルスに応じて発振周波数を制御することに
    よりクロックパルスを生成する可変周波数発振器と、 前記第１のパルスの位相と前記クロックパルスの位相と
    を比較し、その正負のエラーに応じて前記発振器の周波
    数を変更するための発振制御信号を発生するチャージ・
    ポンプ回路とを備え、 前記クロックパルスの位相と前記第１のパルスの位相が
    丁度90度ずれた場合、位相ロックが生じ、前記デュアル
    出力回路から発生される前記第２のパルスが前記クロッ
    クパルスと同相のデータ信号として出力されることを特
    徴とするデータ検出器。
JP5957088A 1987-04-20 1988-03-15 データ検出器 Expired - Lifetime JPH0681129B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40387 1987-04-20
US07/040,387 US4750193A (en) 1987-04-20 1987-04-20 Phase-locked data detector

Publications (2)

Publication Number Publication Date
JPS63263936A JPS63263936A (ja) 1988-10-31
JPH0681129B2 true JPH0681129B2 (ja) 1994-10-12

Family

ID=21910708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5957088A Expired - Lifetime JPH0681129B2 (ja) 1987-04-20 1988-03-15 データ検出器

Country Status (4)

Country Link
US (1) US4750193A (ja)
EP (1) EP0287776B1 (ja)
JP (1) JPH0681129B2 (ja)
DE (1) DE3881261T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770168B2 (ja) * 1987-08-17 1995-07-31 日本電気株式会社 磁気ディスク装置用ｐｌｌ回路
US4847874A (en) * 1987-09-09 1989-07-11 Westinghouse Electric Corp. Clock recovery system for digital data
US4908841A (en) * 1987-10-30 1990-03-13 Digital Equipment Corporation Data decoding circuit including phase-locked loop timing
US5097489A (en) * 1989-05-19 1992-03-17 Tucci Patrick A Method for incorporating window strobe in a data synchronizer
US5252865A (en) * 1991-08-22 1993-10-12 Triquint Semiconductor, Inc. Integrating phase detector
US5397928A (en) * 1992-01-17 1995-03-14 Sipex Corporation Voltage tripler using a charge pump having a single multiplexed charge transfer capacitor
US5285483A (en) * 1992-04-07 1994-02-08 Seiko Epson Corporation Phase synchronization circuit
EP0643890A1 (en) * 1992-06-02 1995-03-22 Telefonaktiebolaget Lm Ericsson Clock extraction circuit for fiber optical receivers
US5306954A (en) * 1992-06-04 1994-04-26 Sipex Corporation Charge pump with symmetrical +V and -V outputs
JPH08279252A (ja) * 1995-03-31 1996-10-22 Fujitsu Ltd デコード装置及び記憶装置
US5760637A (en) * 1995-12-11 1998-06-02 Sipex Corporation Programmable charge pump
US5694062A (en) * 1996-02-02 1997-12-02 Lsi Logic Corporation Self-timed phase detector and method
US6456131B1 (en) * 1999-12-01 2002-09-24 Texas Instruments Incorporated Charge mirror circuit
US6316977B1 (en) 2000-07-14 2001-11-13 Pmc-Sierra, Inc. Low charge-injection charge pump
US7119583B2 (en) * 2004-03-31 2006-10-10 Micron Technology, Inc. Phase detector and method having hysteresis characteristics
US7423456B2 (en) * 2006-12-01 2008-09-09 Micron Technology, Inc. Fast response time, low power phase detector circuits, devices and systems incorporating the same, and associated methods

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983506A (en) * 1975-07-11 1976-09-28 International Business Machines Corporation Acquisition process in a phase-locked-loop by gated means
US3983498A (en) * 1975-11-13 1976-09-28 Motorola, Inc. Digital phase lock loop
US4017806A (en) * 1976-01-26 1977-04-12 Sperry Rand Corporation Phase locked oscillator
FR2361019A1 (fr) * 1976-08-04 1978-03-03 Cit Alcatel Dispositif de decodage d'un message en code dit de miller
US4064742A (en) * 1977-01-31 1977-12-27 Krautkramer-Branson, Incorporated Ultrasonic inspection device
US4105946A (en) * 1977-07-06 1978-08-08 Sansui Electric Co., Ltd. Frequency synthesizer with phase locked loop and counter
US4121172A (en) * 1977-11-14 1978-10-17 Magnetic Peripherals Inc. Dual loop phase locked oscillator system
US4246545A (en) * 1979-02-02 1981-01-20 Burroughs Corporation Data signal responsive phase locked loop using averaging and initializing techniques
US4229823A (en) * 1979-06-11 1980-10-21 Bell Telephone Laboratories, Incorporated Digital clock phase recovery circuits for data receiver
JPS6010458B2 (ja) * 1979-08-23 1985-03-18 富士通株式会社 フエ−ズ・ロツクド・ル−プ回路
JPS58198944A (ja) * 1982-05-17 1983-11-19 Fujitsu Ltd 非同期信号の同期化受信方式
JPS5919456A (ja) * 1982-07-24 1984-01-31 Pioneer Electronic Corp クロツク再生回路
CA1184979A (en) * 1982-08-18 1985-04-02 John G. Hogeboom Phase comparator
JPS5963834A (ja) * 1982-10-04 1984-04-11 Hitachi Ltd ビツト位相同期回路
US4534044A (en) * 1983-05-02 1985-08-06 Honeywell Information Systems Inc. Diskette read data recovery system
GB2143385A (en) * 1983-07-13 1985-02-06 Plessey Co Plc Phase lock loop circuit
US4668918A (en) * 1985-02-01 1987-05-26 Advanced Micro Devices, Inc. Low order charge-pump filter
AU591496B2 (en) * 1985-06-26 1989-12-07 Data General Corporation A charge pump for use in a phase-locked loop

Also Published As

Publication number Publication date
EP0287776A2 (en) 1988-10-26
JPS63263936A (ja) 1988-10-31
DE3881261D1 (de) 1993-07-01
US4750193A (en) 1988-06-07
DE3881261T2 (de) 1993-12-02
EP0287776B1 (en) 1993-05-26
EP0287776A3 (en) 1990-03-07

Similar Documents

Publication Publication Date Title
EP0494984B1 (en) Phase detector for phase-locked loop clock recovery system
US4922141A (en) Phase-locked loop delay line
US5633899A (en) Phase locked loop for high speed data capture of a serial data stream
US5557648A (en) Phase lock loop circuit using a sample and hold switch circuit
JPH0681129B2 (ja) データ検出器
US5276716A (en) Bi-phase decoder phase-lock loop in CMOS
JP2886407B2 (ja) デジタル回路位相復元装置
JPH0795064A (ja) クロック回復装置
JPH07212224A (ja) 対称的出力を有する電圧制御発振器（ｖｃｏ）と同発振器に用いる論理ゲート
JPS63146613A (ja) 遅延回路
JP3630092B2 (ja) 位相周波数比較回路
US5694062A (en) Self-timed phase detector and method
JPS6340370B2 (ja)
US6498537B1 (en) Phase comparison circuit having a controlled delay of an input signal
KR950008461B1 (ko) Nrz 데이터 비트 동기 장치
JP2002198808A (ja) Ｐｌｌ回路および光通信受信装置
JP3327249B2 (ja) Ｐｌｌ回路
US4238740A (en) Phase-locked loop for PCM transmission systems
JPH06326697A (ja) ビットクロック再生装置
JP2811994B2 (ja) 位相同期回路
JP3377057B2 (ja) 位相同期回路
GB2336732A (en) Frequency comparator and PLL circuit using the same
EP0480597B1 (en) Phase lock loop
JPH0250655B2 (ja)
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式