JPS58198944A - 非同期信号の同期化受信方式 - Google Patents
非同期信号の同期化受信方式Info
- Publication number
- JPS58198944A JPS58198944A JP57082629A JP8262982A JPS58198944A JP S58198944 A JPS58198944 A JP S58198944A JP 57082629 A JP57082629 A JP 57082629A JP 8262982 A JP8262982 A JP 8262982A JP S58198944 A JPS58198944 A JP S58198944A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- clock
- flip
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
- H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は非同期信号をクロツタを用いて同期化し受信す
る論理回路の受信タイミングによ〕発生するフリップフ
ロップの振動現象を除去する非同期信号の同期化受信方
式に関する０ （ｂ） 従来技術と問題点 非同期信号をクロックに同期して動作するフリップフロ
ップによ〕受信して同期化する場合、非同期信号がクロ
ックパルスに同期してフリップ７０ツグの人力熾子に印
加されると該ノリツブフロッグの出力に振動現象が生ず
る。第１図は上記現象に説明する図で、クロックに対し
非削ＩＡ信号の立上り、又はｆｆＦリタイミングがクロ
ックパルスに同期することがｂる。このノー「ノリｙグ
フＯｙプの出力にはｂ″ＦＦ出力す如く振動波形が現わ
れる。この現象はノリツブフロッグの４類や構成素子に
よ０振動時間が異なるが、概ねｔＯＴｐｄ（ティビカル
ディレイと言われ卓子当りの代表的な信号の４延時間）
僅＆継続する。従ってクロック四期が、その使用素子の
１０’ｒｐｄより早い周期である場合は何段フリップ７
０ツグで受、１℃も振動現象ｔ−押えることは出来ない
。この為使用卓子の１０ｒｐｄ以上の＾いＪ４波数のク
ロックを用いた論理１Ｉｌｉｌ略では非同期信号を同期
化するためにクロックパルスｔ−抜くなどの操作ｔする
必要が６９回路が一一化ｒる欠点がある。
る論理回路の受信タイミングによ〕発生するフリップフ
ロップの振動現象を除去する非同期信号の同期化受信方
式に関する０ （ｂ） 従来技術と問題点 非同期信号をクロックに同期して動作するフリップフロ
ップによ〕受信して同期化する場合、非同期信号がクロ
ックパルスに同期してフリップ７０ツグの人力熾子に印
加されると該ノリツブフロッグの出力に振動現象が生ず
る。第１図は上記現象に説明する図で、クロックに対し
非削ＩＡ信号の立上り、又はｆｆＦリタイミングがクロ
ックパルスに同期することがｂる。このノー「ノリｙグ
フＯｙプの出力にはｂ″ＦＦ出力す如く振動波形が現わ
れる。この現象はノリツブフロッグの４類や構成素子に
よ０振動時間が異なるが、概ねｔＯＴｐｄ（ティビカル
ディレイと言われ卓子当りの代表的な信号の４延時間）
僅＆継続する。従ってクロック四期が、その使用素子の
１０’ｒｐｄより早い周期である場合は何段フリップ７
０ツグで受、１℃も振動現象ｔ−押えることは出来ない
。この為使用卓子の１０ｒｐｄ以上の＾いＪ４波数のク
ロックを用いた論理１Ｉｌｉｌ略では非同期信号を同期
化するためにクロックパルスｔ−抜くなどの操作ｔする
必要が６９回路が一一化ｒる欠点がある。
（ａ） 発明の目的
本＃Ａ明の目的は上記欠点１＊＜ため、高い周波数のク
ロックでも同期化することが９絽で、且つ回路構成も簡
単で短＃間で同期化出来る非同期信号の同期化受信方式
を提供することにめる０（ｄ） 発明の構成 本発明の構成は非同期ＩＮ号ｔクロックを用いて同期化
し受信ｒる論１回路に於て、非削ｄＡ傭号を受信ｒる第
１の７リクグノロツ／と該ノＩｉｌ町期信号ｆ ｌ ａ
ソｌパルスのパルス＠以上４延場せる手段と該遅延し
た非削、Ａ８傭号を受信する嬉１）７Ｊツグフロツプと
を設け、前記４１と繭２の７リツプ７０ツノの出力を波
形整形して同期化するようＶＣしたものである０ （、ｅ） 発明の実Ｊ１１？１ｌ ｌＸ２図は本発明の一実廊例を示す回路図である。
ロックでも同期化することが９絽で、且つ回路構成も簡
単で短＃間で同期化出来る非同期信号の同期化受信方式
を提供することにめる０（ｄ） 発明の構成 本発明の構成は非同期ＩＮ号ｔクロックを用いて同期化
し受信ｒる論１回路に於て、非削ｄＡ傭号を受信ｒる第
１の７リクグノロツ／と該ノＩｉｌ町期信号ｆ ｌ ａ
ソｌパルスのパルス＠以上４延場せる手段と該遅延し
た非削、Ａ８傭号を受信する嬉１）７Ｊツグフロツプと
を設け、前記４１と繭２の７リツプ７０ツノの出力を波
形整形して同期化するようＶＣしたものである０ （、ｅ） 発明の実Ｊ１１？１ｌ ｌＸ２図は本発明の一実廊例を示す回路図である。
クロックはゲートｉｆｃ経てフリップフロップ４゜７、
ｌＵ、１１に供給Ｊｔ′Ｌ、る”ｏ挿間Ａｌｌ信号はＡ
よりゲート２を経てフリップフロップ４と、ＮＯＴ回路
３と、遅延ＬＱＩ絡５ ＶＣ供給される０７リツ／フロ
、プ４はクロックパルスが入ると出力Ａ ｌ ｔ ”１
”とする。遷延１ｇＩ絡５はクロックツくルス暢以上の
遜嬌に非１ＩＩｊ期ＩＩＩ号に与え出力Ｂよりフリップ
フロップ？＋！＝ＮＵＴ１ｍｊ１６ＫＪｍｒる０フ、リ
ツプフａｙグアはクロックパルスが入ると出刃８１ ｔ
”ｌ”とする。ＡＮｉ）１ｇｌ路８はＡｌとＢｌが６
１”となりた事で波形４Ｍ５ｎた出力Ｃｋ生じ、７リツ
プフロツプ１０とＮＯＴｔｇｌ路９に供給し、プリップ
フロップ１０はクロックパルスが入ると出力１）ｔ−”
１”とする、従うで７リツプフロノプ１１はクロックパ
ルスが入ると出力１ｔ−”ｌ”とする０第３図、＃Ｉ４
図、第５１７．篤６図は非同期信号のタイミングにより
第２図の動作が変る内容を説明するためのタイムチャー
トである。＃Ｉ３図は５非削期信号Ａがクロックパルス
に同期したタイミングで７リツプフロツプ４ｉＣ加えら
れた場合で７リツプフロツグ４の出力Ａ １ ｉｉ振動
するＯしかし遅延１１１１１４５の出力Ｂによ、、り動
作ｒる７リツプフロツグ７の出力ｊｌＩＦｉＡ１ｏ振動
の影響を除くためフリップ７０ツグ１０の出力り及びノ
リツブフロップ１１０出力Ｅには正常に同期した波形が
得られる０ 第゛４図は非同期信号Ａが立上り、立下り共クロックパ
ルスに同期した場合を示す。フリッグ７０ノグ４０出刃
Ａ１は出力パルスの両端に損−が現われる。ＡＩ波形の
始端の影響は４３図同様に除の動作範囲内にあるｌζめ
出力りには影響を与えない０ 第５図は非同期信号Ａの立上り時クロックパルスに同期
し、遅延回路５により）１１！延し比出力Ｂの立下りが
クロックパルスに同期した場合を示す。
ｌＵ、１１に供給Ｊｔ′Ｌ、る”ｏ挿間Ａｌｌ信号はＡ
よりゲート２を経てフリップフロップ４と、ＮＯＴ回路
３と、遅延ＬＱＩ絡５ ＶＣ供給される０７リツ／フロ
、プ４はクロックパルスが入ると出力Ａ ｌ ｔ ”１
”とする。遷延１ｇＩ絡５はクロックツくルス暢以上の
遜嬌に非１ＩＩｊ期ＩＩＩ号に与え出力Ｂよりフリップ
フロップ？＋！＝ＮＵＴ１ｍｊ１６ＫＪｍｒる０フ、リ
ツプフａｙグアはクロックパルスが入ると出刃８１ ｔ
”ｌ”とする。ＡＮｉ）１ｇｌ路８はＡｌとＢｌが６
１”となりた事で波形４Ｍ５ｎた出力Ｃｋ生じ、７リツ
プフロツプ１０とＮＯＴｔｇｌ路９に供給し、プリップ
フロップ１０はクロックパルスが入ると出力１）ｔ−”
１”とする、従うで７リツプフロノプ１１はクロックパ
ルスが入ると出力１ｔ−”ｌ”とする０第３図、＃Ｉ４
図、第５１７．篤６図は非同期信号のタイミングにより
第２図の動作が変る内容を説明するためのタイムチャー
トである。＃Ｉ３図は５非削期信号Ａがクロックパルス
に同期したタイミングで７リツプフロツプ４ｉＣ加えら
れた場合で７リツプフロツグ４の出力Ａ １ ｉｉ振動
するＯしかし遅延１１１１１４５の出力Ｂによ、、り動
作ｒる７リツプフロツグ７の出力ｊｌＩＦｉＡ１ｏ振動
の影響を除くためフリップ７０ツグ１０の出力り及びノ
リツブフロップ１１０出力Ｅには正常に同期した波形が
得られる０ 第゛４図は非同期信号Ａが立上り、立下り共クロックパ
ルスに同期した場合を示す。フリッグ７０ノグ４０出刃
Ａ１は出力パルスの両端に損−が現われる。ＡＩ波形の
始端の影響は４３図同様に除の動作範囲内にあるｌζめ
出力りには影響を与えない０ 第５図は非同期信号Ａの立上り時クロックパルスに同期
し、遅延回路５により）１１！延し比出力Ｂの立下りが
クロックパルスに同期した場合を示す。
従ってフリッグ７ｕツブ４の出力波形Ａｌの始端と、フ
リップフロップ７の出力波形の＃Ｉ端に振動が現われる
ｏＡｌ波形の始端の影響は第３図同様に鹸かれるｏＢｌ
ｄ形ｏｉｓｓｔｖｔｓ響はＡＮＤ回路８により除去され
る。
リップフロップ７の出力波形の＃Ｉ端に振動が現われる
ｏＡｌ波形の始端の影響は第３図同様に鹸かれるｏＢｌ
ｄ形ｏｉｓｓｔｖｔｓ響はＡＮＤ回路８により除去され
る。
第６図は非削４８ＩＩＩ号Ａの立上９、立下９が共に遅
延回路の一延分たけクロックパルスより進んにタイミン
グで７リツプフｕｙプ４に加えられた場合を示ｔ０この
場合ＩＩ形Ｂが立上り、立下９共クロツクパルスに１ｍ
１ｌＡｌｊｒるため、７リツプノロツプの出力波形Ｍｌ
の両端に振動が現われる。この場ｄｎ１ｍ形の始端の影
響はフリップフロップｌＯの動作ｍＣ６す、ＪＩ４の影
響は第５図と同様に除かれる０ 非削ＡＱＩｌｔ号のパルス―は上記説明に於て、クロッ
クのパルス間隔以上あるものとして説明したが、クロッ
クパルスのパルス間隔以丁の場合はラッチフリップフロ
ップで一担受けてから第２図の回路に接続する必要がめ
る。
延回路の一延分たけクロックパルスより進んにタイミン
グで７リツプフｕｙプ４に加えられた場合を示ｔ０この
場合ＩＩ形Ｂが立上り、立下９共クロツクパルスに１ｍ
１ｌＡｌｊｒるため、７リツプノロツプの出力波形Ｍｌ
の両端に振動が現われる。この場ｄｎ１ｍ形の始端の影
響はフリップフロップｌＯの動作ｍＣ６す、ＪＩ４の影
響は第５図と同様に除かれる０ 非削ＡＱＩｌｔ号のパルス―は上記説明に於て、クロッ
クのパルス間隔以上あるものとして説明したが、クロッ
クパルスのパルス間隔以丁の場合はラッチフリップフロ
ップで一担受けてから第２図の回路に接続する必要がめ
る。
（ｆ） 発明の詳細
な説明した如く本発明は非同期信号ｔ−高い周ｔＩＬ数
のクロックを用いて同期化することが可能で、且つ回路
溝成も簡単であり、短時間で同期化出来るため、その効
果は大なるものがある。
のクロックを用いて同期化することが可能で、且つ回路
溝成も簡単であり、短時間で同期化出来るため、その効
果は大なるものがある。
４．１向のＩＩｌ！率な説明
第１図は非削ＡＱｆｌ１号會クロックに同期して動作゛
ｒるノリングフロッグｔＭＡハて同期する場合の振動禍
象を説明する図、第２図は本発明の−寅施例倉示す回路
図、第３図、第４図、第５図、第６図は非同期信号のタ
イミングにより籐２図の朧作が変る内容に説明するため
のタイムチャートである。
ｒるノリングフロッグｔＭＡハて同期する場合の振動禍
象を説明する図、第２図は本発明の−寅施例倉示す回路
図、第３図、第４図、第５図、第６図は非同期信号のタ
イミングにより籐２図の朧作が変る内容に説明するため
のタイムチャートである。
１．２はゲート＊３．６．９はＮ ｔ） Ｔ回路、４．
７゜１０．１１はフリップフロップ、５は遅延回路。
７゜１０．１１はフリップフロップ、５は遅延回路。
８はＡＮＤ回路でめる。
篇 １ 凹
電 ２１ｚ
第 ３ 図
ｆ、＋ 図
Claims (1)
- 非同期信号をクロックを用いて同期化して受信する論理
回路に於て、非同期信号を受信する第１の７リツプ７０
ツブと該非同期信号をクロックツ（ｍ遅延させる手段と
該遅嬌した非同期信号を受信する第２の７リツプ７０ツ
ブとを設け、前記第１と第２のフリップ７０ツブの出力
を波形整形して同期化することを特徴とする非同期信号
の同期化受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082629A JPS58198944A (ja) | 1982-05-17 | 1982-05-17 | 非同期信号の同期化受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082629A JPS58198944A (ja) | 1982-05-17 | 1982-05-17 | 非同期信号の同期化受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58198944A true JPS58198944A (ja) | 1983-11-19 |
Family
ID=13779736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082629A Pending JPS58198944A (ja) | 1982-05-17 | 1982-05-17 | 非同期信号の同期化受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58198944A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4580243A (en) * | 1983-09-14 | 1986-04-01 | Gte Automatic Electric Incorporated | Circuit for duplex synchronization of asynchronous signals |
| JPS63263936A (ja) * | 1987-04-20 | 1988-10-31 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | データ検出器 |
| JPH03131148A (ja) * | 1989-10-16 | 1991-06-04 | Dai Ichi Denshi Kogyo Kk | 光モデム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50702A (ja) * | 1973-05-02 | 1975-01-07 |
-
1982
- 1982-05-17 JP JP57082629A patent/JPS58198944A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50702A (ja) * | 1973-05-02 | 1975-01-07 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4580243A (en) * | 1983-09-14 | 1986-04-01 | Gte Automatic Electric Incorporated | Circuit for duplex synchronization of asynchronous signals |
| JPS63263936A (ja) * | 1987-04-20 | 1988-10-31 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | データ検出器 |
| JPH03131148A (ja) * | 1989-10-16 | 1991-06-04 | Dai Ichi Denshi Kogyo Kk | 光モデム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5004933A (en) | Phase-selectable flip-flop | |
| JP2909740B2 (ja) | 位相整合回路 | |
| US5365119A (en) | Circuit arrangement | |
| KR100295121B1 (ko) | 클럭 복구 회로 | |
| US6982575B2 (en) | Clock ratio data synchronizer | |
| JPS58198944A (ja) | 非同期信号の同期化受信方式 | |
| US4633487A (en) | Automatic phasing apparatus for synchronizing digital data and timing signals | |
| ES2118138T3 (es) | Perfeccionamientos en sistemas digitales de comunicacion o relativos a los mismos. | |
| JPH05130094A (ja) | クロツク乗換回路 | |
| JP3001544B1 (ja) | パルス同期化回路 | |
| JPH0282812A (ja) | クロック切換方式 | |
| US5514991A (en) | Synchronous data row generating circuit | |
| KR100206890B1 (ko) | 구형파 출력 동기회로 | |
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| KR200219484Y1 (ko) | 동기식 전송장치에서의 분주 회로 | |
| KR950002063Y1 (ko) | 광역 데이타 클럭 동기회로 | |
| JPS61245648A (ja) | 注入同期形パルス発生回路 | |
| JPS6386934A (ja) | マルチプレクサ回路 | |
| JPH0522548A (ja) | 像形成装置の印字同期制御回路 | |
| JP2581023B2 (ja) | 信号出力回路 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JP2001267891A (ja) | パルス幅調整回路 | |
| JPS63102511A (ja) | 分周回路 | |
| KR19980068906A (ko) | 클럭 분주 회로 | |
| JPH03204251A (ja) | クロック同期回路 |