KR100206890B1 - 구형파 출력 동기회로 - Google Patents

Abstract

본 발명의 구형파 출력 동기회로는, 서로 다른 타이머로부터 입력되는 신호중 저주파 파형을 선택하여 출력하는 제1멀티플렉서와, 고주파 파형을 선택하여 출력하는 제2멀티플렉서와, 상기 제1멀티플렉서의 출력을 입력으로하며, 상기 제2멀티플렉서의 출력반전신호를 클럭신호로하고 제1멀티플렉서의 출력을 입력신호로하여 제1멀티플렉서의 출력을 고주파측 동기에 맞추도록하는 래치를 포함하여 구성되며, 상기 회로를 통해 서로 다른 두 형태의 구형파, 특히 두 파형간의 주기가 두배 이상 차이가 나고 시스템 클럭으로는 동기를 맞출 수 없는 경우 상호간에 동기를 맞춤으로써, 저주파, 고주파간의 어떠한 형태의 구형파라도 동기를 맞추는 것이 가능해지며, 이에 따라 리모콘등과 같이 타이머로부터 나오는 구형파 신호의 상호 논리조합 형태의 신호를 만들어야 하는 경우 불필요한 파형의 발생을 방지하고 안정된 구형파 조합신호를 얻을 수 있는 효과가 있다.

Description

구형파 출력 동기회로

제1도는 종래의 기술에 의한 동기되지 않은 구형파 출력 파형 예시도.

제2도는 본 발명에 의한 구형파 출력 동기회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 제1멀티플렉서 3 : 제2멀티플렉서

5 : 래치 I₁, I₂: 인버터

본 발명은 구형파 출력 동기회로에 관한 것으로, 특히 두개의 타이머(timer)에서 발생하는 서로 다른 주기의 구형파의 에지(edge)를 일치시킴으로써 두 출력의 논리조합시 불필요한 파형의 발생을 방지하기 위한 구형파 출력 동기회로에 관한 것이다.

제1도는 두개의 타이머에서 발생하는 서로 다른 형태의 구형파와, 상기 두 구형파를 동기를 맞추지 않고 논리조합했을때 발생하는 파형을 도시한 것으로, (a)도의 느린주기의 구형파와 (b)도의 빠른주기의 구형파를 예를 들어 논리곱하는 경우, (c)도에 도시한 바와 같이 저주파와 고주파간의 펄스폭 차이로 인해 원하지 않는 파형이 발생되는 문제점이 있었다.

따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 고주파 파형을 래치의 클럭신호로, 저주파 파형을 래치의 입력신호로 하여, 상기 저주파 파형을 상기 고주파 파형에 동기를 맞춰 래치 출력하게 함으로써 두 신호의 논리조합시 불필요한 파형의 발생을 방지하고, 안정된 구형파 조합신호를 얻을 수 있는 구형파 출력 동기회로를 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명의 구형파 출력 동기회로는, 서로 다른 타이머로부터 입력되는 신호중 저주파 파형을 선택하여 출력하는 제1멀티플렉서와, 고주파 파형을 선택하여 출력하는 제2멀티플렉서와, 상기 제1멀티플렉서의 출력을 입력으로하며, 상기 제2멀티플렉서의 출력신호를 인버터를 통해 클럭신호로 인가 받아 그 인버터의 출력신호에 동기를 맞춰 상기 제1멀티플렉서의 출력신호를 래치하여 출력하는 래치를 포함하여 구성된 것을 특징으로 한다.

이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.

본 발명의 구형파 출력 동기회로는, 각각이 다른 파형을 출력하는 두개의 타이머(Timerψ, Timer1)에 대하여 디바이스(device)의 시스템 클럭(디바이스의 오실레이터에서 발진되는 클럭)보다 큰 주기의 구형파 신호를 조합하여 새로운 형태의 구형파를 만드는 경우, 제2도에 도시한 바와 같이 상기 타이머(Timerψ, Timer1)에서 각기 발생되는 저주파의 구형파 및 고주파의 구형파가 제1, 제2멀티플렉서(1,3)의 입력단자(A₁,A₂) 및 입력단자(B₁,B₂)에 각기 공통입력되고, 캐리어 선택신호(S)가 제2멀티플렉서(3)의 선택단자(S₂)에 인가됨과 아울러 인버터(I₁)를 통해 제1멀티플렉서(1)의 선택단자(S₁)에 인가되게 접속하고, 상기 제1멀티플렉서(1)의 출력신호가 래치(5)의 입력단자(IN)에 입력됨과 아울러 상기 제2멀티플렉서(3)의 출력신호가 인버터(I₂)를 통해 상기 래치(5)의 클럭단자(CK)에 클럭신호로 인가되게 접속하여 구성한다.

따라서, 상기 캐리어 선택신호(S)에 따라, 제1멀티플렉서(1)는 그의 일측입력단자(A₁)에 입력되는 저주파의 구형파를 선택하여 파형①과 같이 출력하고, 제2멀티플렉서(3)는 그의 타측입력단자(B₂)에 입력되는 고주파의 파형을 선택하여 파형②와 같이 출력한다. 이와 같이 제1멀티플렉서(1)에서 출력되는 저주파의 구형파는 래치(5)에 입력되고, 제2멀티플렉서(3)에서 출력되는 고주파의 구형파는 인버터(I₂)를 반전된 후 상기 래치(5)의 클럭단자(CK)에 클럭신호로 인가된다. 이에 따라 그 래치(5)는 상기 인버터(I₂)에서 출력되는 신호의 상승에지에서 클럭동자되어, 제1멀티플렉서(1)에서 출력되는 저주파의 구형파를 래치하여 출력하게 된다. 즉, 래치(5)는 제1멀티플렉서(1)에서 출력되는 저주파의 구형파를 제2멀티플렉서(3)에서 출력되는 고주파의 구형파의 하강에지에 동기를 맞춰 래치하여 파형③과 같이 출력하게 된다.

따라서, 상기와 같이 래치(5)에서 출력되는 신호파형에 상기 고주파의 구형파인 파형④와 앤드하게 되면 파형⑤와 같이 불필요한 파형은 발생되지 않게 된다.

이상에서와 같이 본 발명에 의하면, 서로 다른 두 형태의 구형파, 특히 두 파형간의 주기가 두배이상 차이가 나고 시스템 클럭으로는 동기를 맞출 수 없는 경우 상호간에 동기를 맞춤으로써 저주파, 고주파간의 어떠한 형태의 구형파라도 동기를 맞추는 것이 가능해지며, 이에 따라 리모콘등과 같이 타이머로부터 나오는 구형파 신호의 상호논리조합 형태의 신호를 만들어야 하는 경우 불필요한 파형의 발생을 방지하고 안정된 구형파 조합신호를 얻을 수 있는 효과가 있다.

Claims (1)

1. 타이머로부터 입력되는 서로 다른 주기의 신호중 저주파 파형을 선택하여 출력하는 제1멀티플렉서(1)와, 상기 서로다른 주기의 신호중 고주파 파형을 선택하여 출력하는 제2멀티플렉서(3)와, 상기 제1멀티플렉서(1)의 출력신호를 입력신호로 인가받고, 상기 제2멀티플렉서(3)의 출력신호를 인버터(I₂)를 통해 클럭신호로 인가받아 그 인버터(I₂)의 출력신호에 동기를 맞춰 상기 제1멀티플렉서(1)의 출력신호를 래치하여 출력하는 래치를 포함하여 구성된 것을 특징으로 하는 구형파 출력 동기회로.