SU1432724A2 - Фазовый дискриминатор - Google Patents

Фазовый дискриминатор Download PDF

Info

Publication number
SU1432724A2
SU1432724A2 SU874212180A SU4212180A SU1432724A2 SU 1432724 A2 SU1432724 A2 SU 1432724A2 SU 874212180 A SU874212180 A SU 874212180A SU 4212180 A SU4212180 A SU 4212180A SU 1432724 A2 SU1432724 A2 SU 1432724A2
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
outputs
phase
discriminator
phase discriminator
Prior art date
Application number
SU874212180A
Other languages
English (en)
Inventor
Валерий Федорович Одиноков
Сергей Иванович Холопов
Original Assignee
Рязанский Радиотехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Рязанский Радиотехнический Институт filed Critical Рязанский Радиотехнический Институт
Priority to SU874212180A priority Critical patent/SU1432724A2/ru
Application granted granted Critical
Publication of SU1432724A2 publication Critical patent/SU1432724A2/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к радиотехнике . Цель изобретени  - обеспечение возможности одновременного получени  на выходах фазового дискриминатора информации о знаке н модуле фазового рассогласовани  двух импульсных сигналов. Дискриминатор содержит элементы И-НЕ 1-3, 8, 9, триггеры 4, 5, элементы 6,7 задержки и инвертор 10. При поступлении на входы дискриминатора двух импульсных сигналов на выходах элементов И-НЕ 8,9 формируютс  импульсы с уровнем логического нул , длительность которых несет информацию о величине фазовой расстройки . В то же врем  по вление импульсов на выходах триггера 5 несет информацию о знаке фазового рассогласовани . Цель достигаетс  введением элементов И-НЕ 8, 9 и инвертора 10. 2 ил. с ®

Description

Фиг.
ГО
Изобретение относитс  к радиотехнике и може-т использоватьс  в качестве определител  знака и модул  разности фаз в системах фазовой авто- подстройки частоты и  вл етс  усовершенствованием изобретени  по авт. св. № 1279047.
Цель изобретени  - обеспечение возможности одновременного получени  на выходах фазового дискриминатора информации о знаке и модуле фазового рассогласовани  двух импульсных сигналов .
; На фиг.1 приведена структурна  I электрическа  схема предлагаемого фазового дискриминатораi на фиг.2 - временные диаграммы, по сн ющие его работу.
Фазовьй дискриминатор содержит первый, второй и третий элементыИ-НЕ 1-3, первый и второй триггеры 4 и 5, первый элемент 6 задержки, дополнительный элемент 7 задержки, первый и второй дополнительные элементы Н-НЕ 8 и 9, инвертор 10.
Фазовый дискриминатор работает следующим образом.
На вход первого элемента И-ПЕ 1 поступает импульсный сигнал х, Сфиг,2а), а на вход элемента 7 задержки поступает второй импульсный сигнах х (фиг.2б).. Оба этих сигнала имеют одинаковые частоты. С выхода элемента 7 задержки сигнал x (фиг,2в) подаетс  на второй вход элемента И-НЕ 1. На выходе элемента 6 задержки образуетс  сигнал X J. (фиг.2г), при этом на выходах триггера А формируютс  импульсные сигналы х и х (фиг.2е,
ж) о
При одновременном воздействии сигналов х, Хе, Xg на входы элемента И-НЕ 2 образуетс  сигнал Хд (фиг.2з).
Сигнал X.. (фиг.2к) представл ет „
собой инверсию сигнала на выходе элемента И-НЕ (фиг.2д)о На фиг.2 представлен случай, когда передний фронт импульсов сигнала х д опережает по фазе передний фронт импульсов сигнала Хс. В этом случае имеет место фазовое рассогласование одного знака
с
о
5
0 5
п
,. 5
5
(фиг.2и), а . В св зи с этим на выходе элемента И-HF. 8 формируетс  последовательность импульсов, с уровнем логического нул , длительностью С, , в то врем  как на выходе элемента И-НЕ 9 посто нно присутствует уровень логической единицы. Длительность i импульсов ,(фиг.2л) на выходе элемента И-НЕ 8; как видно из фиг,2, определ етс  суммой Г 1, где f - врем  задержки сигнала элемента 7 задержки, С у врем  задержки по влени  переднего фронта импульсов ХБ относительно переднего фронта
импульсов х. Если допустить, что
-,
врем  задержки сигнала в элементе /
задержки то 1. i j.
Исход  из этого, можно сделать вывод о том, что длительность импульсов х|, у- цС уровнем логического нул , формируемых на первом и втором дополнительных выходах фазового дискриминатора , несет информацию о величине фазовой расстройки. В то врем , как по вление импульсов х , х несет ин- . формацию о знаке фазового рассогласовани .

Claims (1)

  1. Формула изобретени 
    Фазовый дискриминатор по авт. св. № 1279047, отличающийс  тем, что, с целью обеспечени  возможности одновременного получени  на выходах фазового дискриминатора информации о знаке и модуле фазового рассогласовани  двух импульсных сигналов , введены первый и второй дополнительные элементы И-НЕ и инвертор, вход которого подключен к выходу первого элемента И-НЕ, а его выход - к объединенным первым входам первого и второго дополнительных элементов И-НЕ, вторые входы которых подключены к пр мому и инверсному выходам второго триггера соответственно, при этом выходы первого и второго дополнительных элементов И-НЕ  вл ютс  до- ,полнительными выходами фазового дис- криминатора.
SU874212180A 1987-03-19 1987-03-19 Фазовый дискриминатор SU1432724A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874212180A SU1432724A2 (ru) 1987-03-19 1987-03-19 Фазовый дискриминатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874212180A SU1432724A2 (ru) 1987-03-19 1987-03-19 Фазовый дискриминатор

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1279047 Addition

Publications (1)

Publication Number Publication Date
SU1432724A2 true SU1432724A2 (ru) 1988-10-23

Family

ID=21291608

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874212180A SU1432724A2 (ru) 1987-03-19 1987-03-19 Фазовый дискриминатор

Country Status (1)

Country Link
SU (1) SU1432724A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1279047, кл. Н 03 D 13/00, 1985. *

Similar Documents

Publication Publication Date Title
US5103114A (en) Circuit technique for creating predetermined duty cycle
US5706484A (en) Method for eliminating transition direction sensitive timing skews in a source synchronous design
AU1082099A (en) Method and apparatus for coupling signals between two circuits operating in different clock domains
CA2201695A1 (en) Phase detector for high speed clock recovery from random binary signals
KR940017438A (ko) 집적된 파정형(waveshaping)회로
US5552732A (en) High speed divide by 1.5 clock generator
US6066968A (en) Delay lock loop circuit for semiconductor memory device
JPS62245814A (ja) パルス回路
SU1432724A2 (ru) Фазовый дискриминатор
US20030234670A1 (en) Frequency doubling two-phase clock generation circuit
JP2001312328A (ja) クロック信号生成回路
EP0276157A2 (en) Trigger re-synchronization circuit
US4495630A (en) Adjustable ratio divider
JPH04233014A (ja) コンピュータ・システム
SU1693714A1 (ru) Фазовый детектор
KR0141711B1 (ko) 상승/하강 에지 검출장치
SU1376260A1 (ru) Устройство дл приема относительного биимпульсного сигнала
KR100206890B1 (ko) 구형파 출력 동기회로
JP2543108B2 (ja) 同期パルス発生装置
KR0118634Y1 (ko) 주파수 체배기
SU1599977A2 (ru) Устройство дл синхронизации импульсов
SU1223218A1 (ru) Устройство дл формировани импульсов
JP2592522B2 (ja) Pn符号の位相変調回路
SU646444A1 (ru) Делитель частоты импульсов
RU1791925C (ru) Устройство дл управлени N - фазным импульсным преобразователем напр жени