KR940017438A - 집적된 파정형(waveshaping)회로 - Google Patents
집적된 파정형(waveshaping)회로 Download PDFInfo
- Publication number
- KR940017438A KR940017438A KR1019930028759A KR930028759A KR940017438A KR 940017438 A KR940017438 A KR 940017438A KR 1019930028759 A KR1019930028759 A KR 1019930028759A KR 930028759 A KR930028759 A KR 930028759A KR 940017438 A KR940017438 A KR 940017438A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- logic
- pair
- delayed
- output data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
- H04L25/03853—Shaping by digital methods other than look up tables or up/down converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
합산저항 회로에 의해 제공되는 파정형 기능은, 하나의 집적회로안에서 송수신 기능과 함께 집적될 수 있는 파정형 회로에 의해 수행된다. 상기 파정형 회로는 입력 데이타 신호에 대해 정의된 타이밍 관계를 갖는 일련의 논리 신호쌍을 발생하기 위해 발진기 신호의 에지를 이용한다. 다음에 논리신호의 각 쌍은 출력파형의 증가하는 부분과 상보성 출력파형의 증가하는 부분 모두를 제공하기 위해 대응하는 수의 전류단에 의해 이용된다. 다음에 상기 출력 파형 쌍은 파형쌍의 증가하는 부분 모두를 합산함으로서 형성될 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 입력 데이타 신호(TX+, TX-, TXd+ 및 TXd-)를 저항성있게 결합시켜 필터링하기 위해 흔히 이용되는 회로(2)에 대한 블럭도, 제2A도 내지 제2C도는 송신전압신호(TXO+), 상보성 송신전압신호 (TXO-) 및 송신파형(Tw)의 일례를 나타내는 파형도, 제3도는 파정형 회로(10)의 일실시예를 나타내는 블럭도, 제4도는 위상-록-루프(12)의 일실시예를 나타내는 블럭도.
Claims (1)
- 상보성 출력 데이타 신호를 발생하기 위한 파정형(waveshaping)에 있어서, 외부에서 발생되는 입력 신호와 외부에서 발생되는 발진기 신호간의 위상관계를 고정함으로서 위상이 조정된 입력 신호를 발생하는 프레임 정렬회로, 외부에서 발생되는 지연된 입력 신호와 외부에서 발생되는 발진기 신호간의 위상관계를 고정함으로서 위상이 조정된 지연된 입력 신호를 발생하는 지연 프레임 정렬회로, 각 논리신호쌍이 위상이 조정된 입력신호의 선두에지 다음에 오는 발진기 신호의 한 에지에 응답하여 제1쌍의 논리상태로 변하며, 위상이 조정된 입력 신호의 끝단에지 다음에 오는 발진기 신호의 한 에지에 응답하여 제2쌍의 논리 상태로 변하는 복수개의 논리신호쌍을 발생하는 입력논리단, 각 지연 논리신호쌍이 위상이 조정된 지연된 입력신호의 선두에지 다음에 오는 발진기 신호의 한 에지에 응답하여 제1쌍의 논리상태로 변하며, 위상이 조정된 지연된 입력신호의 끝단에지 다음에 오는 발진기 신호의 한 에지에 응답하여 제2쌍의 논리상태로 변하며, 한쌍의 논리신호에 대응하는 복수개의 지연된 논리신호쌍을 발생하는 지연 입력논리단 및 복수쌍의 논리신호와 복수쌍의 지연된 논리신호 모두의 논리상태에 응답하여 출력 데이타 신호와 상보성 출력 데이타 신호를 발생하는 가중 전류합산단으로서, 상기 각 논리신호쌍은 이에 대응하는 지연된 논리신호쌍의 논리상태가, 출력데이타 신호의 증가하는 부분 및 상호 출력 데이타 신호의 증가하는 부분을 동시에 발생시킴으로써, 상기 출력 데이타 신호의 순시값이 상기 출력 데이타 신호의 증가하는 부분을 모두 합산하여 결정되게하며, 상기 상보 출력 데이타 신호의 순시값이 상기 상보 출력 데이타 신호의 증가하는 부분을 모두 합산하여 결정되는 가중 전류합산단을 구비하는 파정형회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/994,660 US5357145A (en) | 1992-12-22 | 1992-12-22 | Integrated waveshaping circuit using weighted current summing |
US92-07/994,660 | 1992-12-22 | ||
US93-08/133,405 | 1993-10-07 | ||
US08/133,405 US5410188A (en) | 1992-12-22 | 1993-10-07 | Enhanced integrated waveshaping circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940017438A true KR940017438A (ko) | 1994-07-26 |
KR100282286B1 KR100282286B1 (ko) | 2001-02-15 |
Family
ID=26831347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930028759A KR100282286B1 (ko) | 1992-12-22 | 1993-12-21 | 집적된 파정형 회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5410188A (ko) |
EP (1) | EP0607677A3 (ko) |
JP (1) | JP3515798B2 (ko) |
KR (1) | KR100282286B1 (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5541957A (en) * | 1994-06-15 | 1996-07-30 | National Semiconductor Corporation | Apparatus for transmitting and/or receiving data at different data transfer rates especially in applications such as dual-rate ethernet local-area networks |
TW250607B (en) * | 1994-03-17 | 1995-07-01 | Advanced Micro Devices Inc | Precoded waveshaping transmitter for twisted pair which eliminates the need for a filter |
US5717350A (en) * | 1994-11-09 | 1998-02-10 | Micro Linear Corporation | Degenerated differential pair waveform builder |
US5651029A (en) * | 1995-05-16 | 1997-07-22 | Myson Technology, Inc. | Apparatus for transmitting an output with predetermined frequency response to an unshielded twisted-pair media and waveform shaping circuit and method employed therein |
US5822325A (en) * | 1995-07-10 | 1998-10-13 | National Semiconductor Corporation | Integrated twisted pair filter with a secure RIC function |
US6470405B2 (en) * | 1995-10-19 | 2002-10-22 | Rambus Inc. | Protocol for communication with dynamic memory |
US5767653A (en) * | 1995-10-24 | 1998-06-16 | Micro Linear Corporation | Variable speed AC induction motor controller |
US5629641A (en) * | 1996-02-06 | 1997-05-13 | Advanced Micro Devices, Inc. | Differential CMOS current amplifier with controlled bandwidth and common mode distortion |
US5714897A (en) * | 1996-06-19 | 1998-02-03 | Micro Linear Corporation | Phase-shifted triangle wave generator |
US5965989A (en) * | 1996-07-30 | 1999-10-12 | Micro Linear Corporation | Transformer primary side lamp current sense circuit |
US5825223A (en) * | 1996-07-30 | 1998-10-20 | Micro Linear Corporation | Technique for controlling the slope of a periodic waveform |
US5818669A (en) * | 1996-07-30 | 1998-10-06 | Micro Linear Corporation | Zener diode power dissipation limiting circuit |
US5896015A (en) * | 1996-07-30 | 1999-04-20 | Micro Linear Corporation | Method and circuit for forming pulses centered about zero crossings of a sinusoid |
US5793168A (en) * | 1996-08-23 | 1998-08-11 | Micro Linear Corporation | Active deceleration circuit for a brushless DC motor |
US5896417A (en) * | 1996-10-25 | 1999-04-20 | National Semiconductor Corporation | Apparatus utilizing current-to-voltage conversion for transmitting data at different data transfer rates especially in applications such as dual-rate ethernet local-area networks |
US5936450A (en) * | 1997-03-21 | 1999-08-10 | National Semiconductor Corporation | Waveshaping circuit using digitally controlled weighted current summing |
US6266379B1 (en) | 1997-06-20 | 2001-07-24 | Massachusetts Institute Of Technology | Digital transmitter with equalization |
US5859518A (en) * | 1997-12-22 | 1999-01-12 | Micro Linear Corporation | Switched reluctance motor controller with sensorless rotor position detection |
US6288592B1 (en) | 1998-01-21 | 2001-09-11 | Gennum Corporation | Cable driver with controlled linear rise and fall |
DE19822259C2 (de) * | 1998-05-18 | 2000-07-06 | Siemens Ag | Sendeeinrichtung und Bussystem zur Datenübertragung |
US6344980B1 (en) | 1999-01-14 | 2002-02-05 | Fairchild Semiconductor Corporation | Universal pulse width modulating power converter |
AU762807B2 (en) * | 1999-05-17 | 2003-07-03 | Noontek Limited | An electronic ballast circuit |
AU2003240428A1 (en) | 2002-06-19 | 2004-01-06 | R & C Holding Aps | Phase-locked loop with incremental phase detectors and a converter for combining a logical operation with a digital to analog conversion |
US8188682B2 (en) * | 2006-07-07 | 2012-05-29 | Maxim Integrated Products, Inc. | High current fast rise and fall time LED driver |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1407834A (fr) * | 1964-06-26 | 1965-08-06 | Lignes Telegraph Telephon | Répéteur-régénérateur biternaire |
US3504290A (en) * | 1967-12-13 | 1970-03-31 | Bell Telephone Labor Inc | Pulse corrector |
US3659207A (en) * | 1969-10-08 | 1972-04-25 | Xerox Corp | Multi-waveform generation from a single tapped delay line |
US3612916A (en) * | 1970-07-29 | 1971-10-12 | Daniel R O Neill | Differential phase shifter |
US3889198A (en) * | 1974-02-22 | 1975-06-10 | Gte Automatic Electric Lab Inc | Voltage waveform generator including feedback arrangement for restoring voltage to initial condition |
SU1190493A1 (ru) * | 1984-02-16 | 1985-11-07 | Предприятие П/Я Г-4181 | Формирователь бипол рных импульсов |
DE3418213A1 (de) * | 1984-05-16 | 1985-11-21 | Siemens AG, 1000 Berlin und 8000 München | Entscheiderschaltung |
CA1242770A (en) * | 1985-08-06 | 1988-10-04 | Mosaid Technologies Inc. | Edge programmable timing signal generator |
NL8601331A (nl) * | 1986-05-26 | 1987-12-16 | At & T & Philips Telecomm | Zender voor isdn s-bus koppelvlakcircuit. |
US5134311A (en) * | 1990-06-07 | 1992-07-28 | International Business Machines Corporation | Self-adjusting impedance matching driver |
US5153466A (en) * | 1991-03-26 | 1992-10-06 | Medtronic, Inc. | All monolithic transceiver operative from a low voltage vcc dc supply |
US5287386A (en) * | 1991-03-27 | 1994-02-15 | Thinking Machines Corporation | Differential driver/receiver circuit |
-
1993
- 1993-10-07 US US08/133,405 patent/US5410188A/en not_active Expired - Lifetime
- 1993-12-13 EP EP93310017A patent/EP0607677A3/en not_active Withdrawn
- 1993-12-21 KR KR1019930028759A patent/KR100282286B1/ko not_active IP Right Cessation
- 1993-12-22 JP JP32373593A patent/JP3515798B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5410188A (en) | 1995-04-25 |
JPH077526A (ja) | 1995-01-10 |
JP3515798B2 (ja) | 2004-04-05 |
KR100282286B1 (ko) | 2001-02-15 |
EP0607677A2 (en) | 1994-07-27 |
EP0607677A3 (en) | 1997-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940017438A (ko) | 집적된 파정형(waveshaping)회로 | |
US5706484A (en) | Method for eliminating transition direction sensitive timing skews in a source synchronous design | |
US20040042503A1 (en) | Circuits and methods for data multiplexing | |
CA2201695A1 (en) | Phase detector for high speed clock recovery from random binary signals | |
JP2777982B2 (ja) | パルス幅変調回路 | |
US5420467A (en) | Programmable delay clock chopper/stretcher with fast recovery | |
US4691170A (en) | Frequency multiplier circuit | |
US4715052A (en) | Frequency divide by N circuit | |
US5898640A (en) | Even bus clock circuit | |
US6329861B1 (en) | Clock generator circuit | |
JP4412788B2 (ja) | パラレル−シリアル変換回路 | |
US6194938B1 (en) | Synchronous integrated clock circuit | |
US7084689B2 (en) | Method and apparatus for generating non-skewed complementary signals through interpolation | |
JP2000207051A (ja) | Dllクロック発生器 | |
JP2586712B2 (ja) | 非同期信号選択回路 | |
JPH0332137A (ja) | 信号伝送装置 | |
JPH11249622A (ja) | 液晶表示装置および複数ポートのデータ出力部を有する集積回路 | |
KR0118634Y1 (ko) | 주파수 체배기 | |
JP2897723B2 (ja) | 超電導論理回路 | |
JPH03228424A (ja) | ノイズ除去回路 | |
KR0147680B1 (ko) | 클럭지연회로 | |
KR0131431Y1 (ko) | 신호 디바운스회로 | |
SU1432724A2 (ru) | Фазовый дискриминатор | |
KR950004638B1 (ko) | 노이즈 펄스 제거 회로 | |
SU1660142A1 (ru) | Генератор импульсов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121030 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20131030 Year of fee payment: 14 |
|
EXPY | Expiration of term |