RU1791925C - Устройство дл управлени N - фазным импульсным преобразователем напр жени - Google Patents

Abstract

Сущность изобретени : устройство со держит формирователи сигналов управлени , каждый из которых содержит первые и вторые D-триггеры, причем первые выходы первых D-триггеров каждой фазы соединены с D-входами D-триггеров предыдущей фазы, а R-входы первых D-триггеров и S-вхо- ды вторых D-триггеров соединены с выходом дифференцирующей цёгУи, вход которой подключен к источнику питани , что исключает продолжительные сбои в работе устройства, а вб1Хбды фбрмйр6ватёлёй сигналов управлени  соединены с входами соответствующих двухфазных инверторов. 1 ил.

Description

Изобретение относитс  к области электротехники , в частности к вторичным источникам питани , и может быть использовано дл  преобразовани  посто нного напр жени  в посто нное в различных радиотехнических устройствах.

Известен преобразователь напр жени , содержащий N преобразовательных  чеек, включенных по входу параллельно, по выходу последовательно, кажда  из которых состоит из двухтактного усилител  мощности с выходным трансформатором с дополнительными управл ющими обмотками , выпр мител  с фильтрами, а также блока запуска, выход которого соединен с управл ющими входами первой преобразовательной  чейки, дополнительные управл ющие обмотки каждой  чейки подключены к управл ющим входам последующей преобразовательной  чейки, кроме последней, управл ющие обмотки которой соединены с управл ющими входами первой преобразовательной  чейки.

Однако этот преобразователь обладает низкой надёжностью и низким качеством выходного напр жени .

Наиболее близким по технической сущности и достигаемому результату к изобретению  вл етс  ключевой стабилизатор, содержащий N преобразовательный  чеек, кажда  из которых состоит из последовательно соединенны): инвертора (двухтактно- то усилител  мощности) с управл ющим входом, трансформатора, выпр мител , фильтра и (N-1) регулирующих ключей, причем выходы преобразовательных  чеек соединены последовательно, генератора тактовых импульсов, преобразовател  временных интервалов, многофазный задающий генератор, ключевой регул тор с управл ющим входом и N широтно-импуль- сных к модул торов.

Недостатками стабилизатора  вл ютс : отсутствие средств защиты транзисторов двухтактного усилител  мощности от сквозных токов и недоиспользование преимуществ многофазного построени  при

ел

с

4 О

Ю

Р

использовании LC-фильтров в каждой преобразовательной  чейке.

Цель изобретени  - унификаци  схемы, повышение надежности, снижение массога- баритных показателей, повышение качества выходного напр жени .

Поставленна  цель достигаетс  тем, что устройство управлени  многофазным им- г1ульснШ п р,еобраз6бателем напр жени  На осШвё бу йых инверторов, импуль- съг управленй Г силовыми коммутаторами которых дл  обеспечени  симметричности управлени  и гарантированного запирани  силЬвых коммутаторов формируютс  путем суммировани  в базовых цеп х этих транзисторов разнопол рных импульсов сдвинутых во времени относительно друг друга содержит в каждой фазе цель, обеспечивающую надежное формирование меандра сдвинутого по фазе, состо щую из элемента задержки, двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и двухвходового элемента ИЛИ- НЕ. Дл  исключени  возникновени  сквозных токов в силовых транзисторах обеспечено ограничение сигнала усилител  рассогласовани  по минимальной величине , а дл  исключени  переходных процессов в цифровой части при подключении нагрузки тот же сигнал ограничен и по минимальной величине, что обеспечивает повышение йадежности устройства путем введени  информационных св зей между D-триггерами соседних фаз. Кажда  фаза переключаетс  в состо ние, соответствующее предыдущей по времени фазе.

На чертеже показана принципиальна  схеме устройства.

Устройство содержит четыре однотипных модул  1, 2, 3 и 4, каждый из которых состоит из двухтактнрго.инвертора, подключенного своим входом к выходу предварительного усилител  мощности с трансформаторным сумматором мёандро- вых сигналов на выходе 6, вход которого в свою очередь подключен к пр мым и инверсным выходам D-триггера 7, 8, а также из широтно-импульсного модул тора 9 соединённого одним из входов с точкой соединени  усилител  10 сигнала ошибки с диодно-резисторным ограничителем 11, другим входом с соответствующим выходом многофазного задающего генератора 12, двух логических инверторов: первый из них 13 соединен своим входом с точкой соединени  выхода широтно-импульсного модул тора 9 с одним из входов двухвходового элемента ЙЛИ-НЕ 14 выходом подключенного к С-входу D-триггера 8, а выходом с одним из входов второго двухвходового элемента ИЛИ-НЕ 15, второй вход которого

подключен к выходу второго логического инвертора 16, а выход соединен с С-входом D-триггера 7, двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Первый из них 17 своим выходом

соединен со входом инвертора 16 и вторым входом двухвходового элемента ИЛИ-НЕ 14, один из его входов подключен к шине общей второй к выходу элемента задержки 18, который своим входом соединен с

0 выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19, один из входов которого подключен к инверсному выходу D-триггера 8, а второй к точке соединени  D-входа D-триггера 8 с инверсным выходом D-триггера 7.

5 Устройство содержит мостовой выпр митель 20, установленный на выходе двухтактного инвертора 5. Все выпр мители соедин ютс  последовательно обеспечива  суммирование выходных напр жений каж0 дои фазы. Последовательно с ними стоит выходной фильтр 21 подключенный своим выходом к нагрузке и входу усилител  рассогласовани  10.

Работы устройства рассматриваетс  в

5 режиме запуска, в установившемс  режиме и режиме сбо  цифровой части.

В режиме запуска устройство работает следующим образом. При включении питани  дифференцирующа  цепь устанавливэ0 ет Ь-триггеры 7 в состо ние лог. О, а триггеры 8 - в состо ние лог. 1.

Управление осуществл етс  широтно- модулированными сигналами с временным сдвигом T/N, где Т - период работы много5 фазного генератора пилообразного напр жени  (МГПИ), а N - число фаз. Первый по времени сигнал МГПН поступает на один из входов широтно-импульсного модул тора 9 фазы 1 на второй вход которого поступает

0 максимальный сигнал с усилител  рассогласовани . В результате сравнени  на выходе модул тора по вл етс  широтно-модулиро- ванный сигнал управлени . Так как D-триг- герры 7, 8 данной фазы наход тс  в

5 противоположных состо ни х, то на выходе элемента 19 ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует сигнал лог. 1 который, не преобра- зу сь, передаетс  через элемент задержки 18 на один из входов элемента 17 ИСКЛЮ0 ЧАЮЩЕЕ ИЛИ. Таким образом, при противоположных , состо ни х триггеров на выходе элемента 17 ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует сигнал .лог. 1. Этот сигнал инвертируетс  инвертором 16 и лог. О по5 даетс  на один из входов двухвходвого элемента ИЛИ-НЕ 15, разреша  прохождение управл ющего ШИМ сигнала, который подаетс  на второй вход элемента 15 через инвертор 13, на выход элемента 15, соединенного с С-входом Ь-триггера 7.

Таким образом, триггер 7, на D-входе которого присутствует сигнал с инвертирующего выхода D-триггера 7 фазы 4 логическа  Т, при приходе переднего фронта ШИМ импульс изменит свое состо ние с О на 1. Это приводит к изменению состо ни  элемента 19 с 1 на О и с задержкой, определ етс  элементом 18 изменит состо ние элемента 17 с 1 на О. Изменение состо ни  элемента 17 блокирует прохождение сигналов через элемент 15 и разрешает прохождение ШИМ импульса через второй вход элемента 1-4, который до момента смены состо ни  D-триггеров 7 был заблокирован . Таким образом, задний фронт ШИМ импульса попадает на вход О D-триггера 8, измен ет состо ние на его пр мом выходе с 1 на О. При этом состо ни  на инверсных выходах 7, 8 D-триггеров станов тс  различными, что приводит к по влению Г на выходе элемента 19 и через врем  задержки элемента 18 этот сигнал, прид  на первый вход элемента 17 изменит его выходное состо ние на 1, что приведет к блокированию прохождени  сигналов через элемент 14 на С-вход D-триггера 8 и разблокирует элемент 15 дл  прохождени  нового ШИМ импульса, а на С-вход D-триггера 7. Так схема вернетс  в исходное состо ние , но с новыми состо ни ми D-триггеров

7 и 8. Через врем  t- тг где Т - период работы МГПИ;

N - количество фаз;

I - номер модул  (фазы).

Описанный процесс повторитс  в каждой последующей фазе с некоторыми отличи ми .

Так сигнал на D-вход D-триггера 7 будет поступать с .предыдущей фазы с пр мого выхода D-триггера 7.

Рассмотрим отдельно работу D-тригге- рэ 7 четвертной фазы.

По прошествии цикла работы всей схемы все D-триггеры 7 будут иметь на своих пр мых выходах сигнал И1, все D-триггеры

8 - сигнал О.

В следующем цикле работы схемы на D-входе D-триггера 7 будет иметь сигнал с инверсного выхода 7 D-триггера 4 фазы О, который по прошествии второго цикла работы схемы перепитетс  на выходы всех D- триггеров 7. а на выходах всех D-триггёров 8 соответственно будут установлены 1.

Так как кажда  фаза выступает как делитель частоты входного ШИМ сигнала в два раза. На выходах D-триггеров будут присутствовать сигналы с частотой в два раза меньше частоты ШИМ импульсов, поступающих на каждую фазу.

При установившемс  режиме работы фазы между сигналами D-триггеров 7 и 8 каждой фазы завис т от длительности ШИМ импульса так как измерение информации

5 D-триггера 7 идет по переднему,D-триггера 8 по заднему фронтам этого импульса.

Четыре меандра, в фазовые сдвиги которых преобразована информаци  о длительности ШИМ импульса, поступают на

0 предварительный усилитель мощности б с трансформаторным сумматором на выходе С его помощью непосредственно на базах силовых транзисторов двухтактного инвертора получают управл ющие сигналы. На

5 выходах всех фаз их мощности суммируют и питают нагрузку.

Так, при запуске в первом цикле работы .... МГ.НП пилообразующиё напр жени  еще не распределены по. времени с необходимым

0. сдвигом, то возможны по влени  меандров с не соответствующей фазой. Дл  устранени  нэже лательйых эффектов в предварительномусдаи т елё Шщн бТТи его а питание целесообразно подключать с за5 держкой относительно питани  цифровой части. . ,

При сбое цифровой части (ложное срабатывание триггера). Информаци  на D- вход каждого D-триггера 7 приходит с

0 выхода D-триггера 7 предыдущей фазы, а каждый последующий триггер установитс  в состо ние, соответствующее предыдущему , и вс  схема переходит в режим работы с изменением фазы на 180°, Так, сбой в схеме

5 может существовать только один такт задающего генератора.

Claims (1)

1. Формула изобретени  Устройство дл  управлени  N-фазным

   0 импульсным преобразователем, напр жени , включающим N двухтактных инверторов , выходы которых подключены к входам соответствующих мостовых выпр мителей, включенных последовательно между вьгход5 ными выводами преобразовател , содержащее датчик сигнала рассогласовани , первый вход которого предназначен дл  подключени  к выходу преобразовател , а второй вход предназначен дл  подключени 

   0 к источнику опорного.напр жени .М широт- но-импульсных модул торов, первые входы которых объединены, а вторые соединены с соответствующими выходами многофазного задающего генератора, отличающе5 е с   тем, что, с целью повышени  помехоустойчивости , введены N формирователей сигналов управлени , двухуровневый ограничитель напр жени  и дифференцирующа  RC-цепь, вход которой предназначен дл  подключени  к источнику питани , при чем каждый из формирователей сигналов управлени  выполнен в виде инвертора, вход которого  вл етс  входом формировател  сигналов управлени  и соединен с первым входом первого элемента ИЛИ-НЕ, а выход соединен с первым входом второго элементаЙЛЙ-НЕ, второй вход которого соединен с выходом второго инвертора, а выход - с С-в ходом первого D-триггера, инверсный выход которого соединен с D- входом второго D-триггера и первым вхо- д ом з л емейта И С К Л Ю Ч А Ю ЩЕ Е И Л И, второй вход которого соединен с инверсным выходом второго D-триггера, а выход - с входом элемента задержки, выход которого соединен с входом третьего инвертора, выход которого соединен с входом второго инвертора и вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с С-входом второго D-триггера, выходы первого и второго D-триггеров соединены соответственно с первым и вторым входами трансформаторного сумматора сигналов, выход которого  вл етс  выходом формировател  сигналов управлени , входы формирователей сигналов управлени  соединены с выходами соответствующих широтно-им- пульсных модул торов, а выходы предназначены дл  подключени  к входам соответствующих двухтактных инверторов, D-вход первого D-триггера первого по току работы формировател  управл ющих импульсов соединен е инверсным выходом

   первого D-триггера последнего формировател  управл ющих импульсов, а D-входы первых D-триггеров остальных формирователей управл ющих импульсов соединены с пр мыми выходами первых D-триггеров

   предыдущих по такту работы формирователей управл ющих импульсов, R-входы первых и S-входы вторых D-триггеров формирователей управл ющих импульсов объединены и соединены с выходом дифферен цйрующей RC-цепи, а выход датчика сигнала рассогласовани  соединен с первыми входами широтно-импульсных модул торов через двухуровневый ограничитель напр жени .