SU1213540A1 - Делитель частоты с нечетным коэффициентом делени - Google Patents

Делитель частоты с нечетным коэффициентом делени Download PDF

Info

Publication number
SU1213540A1
SU1213540A1 SU843730498A SU3730498A SU1213540A1 SU 1213540 A1 SU1213540 A1 SU 1213540A1 SU 843730498 A SU843730498 A SU 843730498A SU 3730498 A SU3730498 A SU 3730498A SU 1213540 A1 SU1213540 A1 SU 1213540A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
input
output
counting
triggers
Prior art date
Application number
SU843730498A
Other languages
English (en)
Inventor
Юрий Иванович Нежевенко
Original Assignee
Предприятие П/Я А-3903
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3903 filed Critical Предприятие П/Я А-3903
Priority to SU843730498K priority Critical patent/SU1213541A1/ru
Priority to SU843730498A priority patent/SU1213540A1/ru
Application granted granted Critical
Publication of SU1213540A1 publication Critical patent/SU1213540A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в синтезаторах частот, требующих повышенного быстродействи . Цель изобретени  - повышение быстродействи  и надежности .функционировани - достигаетс  обеспечением синхронного режима работы. Делитель содержит h счетных триггеров 1-9, тактовую шину 10, вспомогательный триггер П. Дл  достижени  поставленной цели в делитель введен логический элемент И-ИЛИ-НЕ 12. Работа делител  частоты по сн етс  временными диаграммами (фиг. 2, фиг. 3) в описании изобретени . На фиг. 4-6, показаны электрические схемы устройства дл  коэффициентов делени  3,7 и 11 соответственно. 6 ил. i (О ьо со сд li evxaff

Description

fO
15
20
Н юбретение относитс  к импульс- ной технике и может быть использовано в синтезаторах частот, требующих повьи енного быстродействи .
Цель изобретени  - повышение быстродействи  и надежности функционировани  за счет обеспечени  синхронного режима работы.
На фиг. 1 приведена электрическа  функциональна  схема делител  частоты с нечетным коэффициентом лени ; на фиг. 2 и 3 - временные диаграммы, по сн ющие работу делител  при различных пол рност х входных импульсов; на фиг. 4 - 6 - электрические схемы устройства с конкретным значением коэффициента делени : три, семь и одиннадцать соответственно .
Делитель частоты с нечетным коэффициентом делени  содержит И счетных триггеров 9, С-входы которых подключены к тактовой шине 10, инверсный выход каждого счетного триггера 1 - 9 соединен с К-вхо- 25 ом последукмцего, инверсный выход вспомогательного триггера 11 соединен с 1-входом первого счетного триггера 1, первый вход .элемента И-ИЛИ-НЕ 12 подключен к пр мому выходу вспомогательного триггера 11, 1 - и К- входы вспомогательного триггера 11 соединены с инверсным выходом h-ro счетного триггера 9 и с вторым входом элемента И-ИЛИ-НЕ 12. , третий вход которого соединен с тактовой шиной 10 и с С-входом вспомогательного триггера 11, инверсный выход -го счетного тригге- pa 9 соединен с 3 -входами четных счетных триггеров 2,4,6 и 8.
Реализаци  устройства с коэффициентом делени  Кл требует И счетКа -1
ных триггеров, где И тактируемых отрицательным по ожитель- ным)фронтом входного импульса, вспомогательный триггер, тактируемый положительным (отрицательным) фронтом входного импульса и элемент И-ИЛИ-НЕ.
Рассмотрим работу устройства с коэффициентом делени  Кл 4м + 3, где м 0,1,2,...
. Положим, что h триггеров 1-9 тактируютс  отрицательным, а триггер 11 положительным фронтами входного импульса на шине 10.
30
40
45
50
fO
15
20
25 ,
2135402
В исходном состо нии триггеры устройства обнулены. При этом на 1-входах триггеров 1,2,4,6 и 8 (фиг. 2 5, 6,1Ж,и)присутствует единичный (логический) уровень.
В этом состо нии все h триггеров I - 9 и триггер 11 подготовлены к переключению по С-входам.
На вход устрюйства (шину 10 подаютс  импульсы тактовой частоты f отрицательной пол рности (фиг. ). Первый входной импульс переводит линейку Из h триггеров 1-9 (фиг. 28-2к)в единичное состо ние. Переключение триггера 9 (фиг. 2к) приводит к блокировке четных триггеров 2,4,6 и 8 по их 3-входам (фиг. 26,,ж,и). Одновременно на выходе элемента 12 начинает формироватьс  положительный полупериод выходного импульса устройства (фиг. 2ц. Последуимцие входные импульсы последовательно переключают h триггеров 1-9. При этом каждый последующий триггер увеличивает длительность выходного сигнала предыдущего триггера на 1/f , т.е. на триггере 1 формируетс  импульс длительностью 1/f (фиг. 2oJ, на триггере 2 - 2/(фиг. 2 6) , на триггере 3 - 3/f (фиг. 2г)и т.д., на триггере 9 - П/f (фиг. 2к). По срезу (Н + 1)-го входного импульса триггер 9 переводитс  в исходное состо ние (фиг. 2к), тем самым заканчиваетс  формирование требуемой длительности h./{ (фиг. 2к) разблокируютс  четные триггеры 2,4,6,8 (фиг. 2В,, с,ц и подготавливаетс  к переключению триггер 11 ( фиг.2сДл).
По фронту (h +) -го тактового импульса срабатьгоает триггер 11 (фиг.2м) что приводит к блокировке по 1 -входу триггера 1 (фиг. . При этом завершаетс  формирование положительного полупериода выходного импульса устройства (фиг. 2HJ.
По срезу (и +2)-го входного импульса линейка из h -1 триггеров 2-9 (фиг. 2 R- к) переводитс  в единичное состо ние. Переключение триггера 9 (фиг. 2к) приводит к блокировке четных триггеров 2,4,6 и 8 по их 3-входам (фиг. 2g,o,x,nJ. Одновременно на выходе элемента 12 начи- нает формироватьс  отрицательный
полупериод выходного импульса устройства (фиг. 2 н). Последующие входные импульсы последовательно переключа30
40
45
50
ют h -1 триггер 2 - 9 (фиг. 2 6 - К) . При этом каждый последующий триггер увеличивает длительность выходного сигнала предьщущего триггера на 1/f , т.е. на триггере 2 формируетс  импульс длительностью 1/f (фиг. 26}, на триггере 3 - 2/(фиг.2г и т.д., на триггере 9 - h -1/f (фиг. 2 По срезу С2и+1)-го выходного импульса триггер 9 переводитс  в исходное состо ние, тем самым заканчиваетс  формирование импульса требуемой длительности h-1 / (фиг. 2 к) , разбло- кирзтотс  четные триггеры 2,4,6,8 (фиг. 26,2,ж,и)и подготавливаетс  к переключению триггер 11 /фиг. 2м.) По фронту (2 )-ro входного импульса переключаетс  триггер 11 (фиг. 2м что приводит к разблокировке триггера 1 (фиг. 2. При этом на выходе элемента 12 завершаетс  формирование отрицательного полупериода выходного импульса устройства (фиг. 2и).
Таким образом, все элементы устройства оказываютс  в исходном состо нии , после чего начинаетс  очередной цикл формировани  выходного им- пульса. На выходе устройства сформирована требуема  частота, соответ- .ствующа  установленному коэффициенту делени  К , со скважностью, равной двум (фиг. 2н).
Работа устройства при противопо- ,ложной пол рности тактировани  п счетных и вспомогательного триггеров аналогична и по сн етс  соот- ветствующими временными диаграммами (фиг. 3) .
Блокировка четных триггеров 2,4, 6 и 8 по их Д-входам св зана с необходимостью приведени  их в исходное состо ние по окончанию формировани  полупериода выходного импульса устройства, что, в свою очередь, исключает необходимость введени  аналогичной блокировки нечетных триггеров 1,3,5, 7 и 9. Нечетные триггеры 1,3,5,7 и 9 после окончани  формировани  соответствующих длительностей работают в счетном режиме до разблокировки триггером 9 четньр триггеров 2,4,6 и 8. При этом нечетные триггеры 1,3,5,7 и 9 устанавливаютс  в исходное состо ние автоматически.
Рассмотрим работу делител  частоты с нечетным конкретным значением коэффициента делени  построенного по изложенному принципу.
Допустим, 4TOh счетных триггеров тактируютс  отрицательным, а вспомогательный триггер положительным фронтами входного импульса.
Устройство с К 3 работает следующим образом (фиг. 4).
В исходном состо нии триггеры 1 и 2 обнулены.
На вход устройства подаютс  импульсы тактовой частоты - отрицательной пол рности. При этом на инверсном выходе триггера 1 по вл етс  отрицательный импульс, блокирующий по 1 -входу триггер 2 и формирующий
совместно с импульсами тактовой
частоты на выходе элемента И-ИЛИ-НЕ 12 положительный полупериод выходного импульса устройства. По срезу второго входного импульса триггер 1 переводитс  в исходное состо ние и его выходным сигналом разблокируетс  триггер 5. По фронту второго входного импульса срабатывает триггер 2, блокирующий триггер 1 и формирующий на элементе И-ИЛИ-НЕ 12 отрицательный полупериод выходного импульса устройства. Фронтом третьего входного импульса триггер 2 переводитс  в исходное состо ние. После этого элементы устройства привод тс  в исходное состо ние. На выходе устройства формируетс  частота f/3 со скважностью, равной двум, и возможен очередной цикл формировани  выходного импульса.
На вход устройства подаютс .импульсы тактовой частоты f положительной пол рности.
В исходном состо нии триггеры I и 2 обнулены, тем самым -входах триггеров 1 и 2 устанавливаетс  единичный уровень. По фронту первого входного импульса срабатьтает триггер 2 блокирующий по 1 -входу триггер 1 и формирующий совместно с.импульсами тактовой частоты и выходным си: налом триггера 1 на выходе элемента 12 отрицательный полупериод выходного импульса устройства. Фронтом второго входного импульса триг-
гер 2 переводитс  IB исходное состо ние , при этом разблокируетс  триггер 1. По срезу второго входного импульса срабатьгоает триггер 1, блокирующий триггер 2 и формирующий совместно с импульсами тактовой частоты на выходе элемента 12 положительный полупериод выходного импульса уст- ройства. Срезом третьего входного
импульса триггер 1 устанавливаетс  в исходное состо ние. Элементы устройства привод тс  в исходное состо ние , а на выходе устройства формируетс  частота f /3 со скважностью равной двум, и возможен очередной цикл формировани  выходного импульса.
Работа делителей частоты с нечетным коэффициентом делени  (фиг.5 и 6 аналогична работе рассмотренных устройств.

Claims (1)

  1. Формула изобретени 
    Делитель частоты с нечетным коэффициентом делени , содержащий h счетных триггеров, С-входы которых подключены к тактовой шине, инверсный . выход каждого счетного триггера соединен с К -входом последующего, инверсный выход ь-го счетного триггера соединён с -входами всех четных счетных триггеров, инверсный выход вспомогательного счетного
    триггера соединен с I -входом первого счетного триггера, отличающийс  тем, что, с целью повышени  быстродействи  и надежности функционировани  за счет обеспечени  синхронного режима работы, в него введен элемент И-ИЖ-НЕ, первый вход которого подключен к пр мому выходу вспомогательного счетного триггера, 1 - и Н -входы которого соединены с инверсным выходом
    п-го счетного триггера и с вторым входом элемента И-ИЛИ-НЕ, третий вход которого соединен с тактовой шиной и С-входом вспомогательного
    счетного триггера, при этом вспомогательный: счетный триггер тактируетс  отличным от h счетных триггер1ов фронтом входного импульса.
    шгишлплллплл.
    Ш1ПЛППЛ
    ггигп
    д п.
    е 1 ж П.
    -LTLTLTL
    1 и Т
    К 1 л -
    h - н -Г
    TTLTLn
    ЛЛ
    п
    л г
    1
    Фаг.2.
    д ЛЛППППППППППППППППП
    ff9
    .шллллш
    --LTLTLT
    ilr-1( 11 Bwod
    0IAZM
    Bb/xoff
    Фиг.5
    Выз(од
    Фиг.6
    ВНИИПИ Заказ 786/61 Тираж 813 Подписное Филиал ГТПП Патент, г.Ужгород, ул.Проектна , 4
SU843730498A 1984-04-24 1984-04-24 Делитель частоты с нечетным коэффициентом делени SU1213540A1 (ru)

Priority Applications (2)

Application Number Priority Date Filing Date Title
SU843730498K SU1213541A1 (ru) 1984-04-24 1984-04-24 Делитель частоты с нечетным коэффициентом делени
SU843730498A SU1213540A1 (ru) 1984-04-24 1984-04-24 Делитель частоты с нечетным коэффициентом делени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843730498A SU1213540A1 (ru) 1984-04-24 1984-04-24 Делитель частоты с нечетным коэффициентом делени

Publications (1)

Publication Number Publication Date
SU1213540A1 true SU1213540A1 (ru) 1986-02-23

Family

ID=21115087

Family Applications (2)

Application Number Title Priority Date Filing Date
SU843730498K SU1213541A1 (ru) 1984-04-24 1984-04-24 Делитель частоты с нечетным коэффициентом делени
SU843730498A SU1213540A1 (ru) 1984-04-24 1984-04-24 Делитель частоты с нечетным коэффициентом делени

Family Applications Before (1)

Application Number Title Priority Date Filing Date
SU843730498K SU1213541A1 (ru) 1984-04-24 1984-04-24 Делитель частоты с нечетным коэффициентом делени

Country Status (1)

Country Link
SU (2) SU1213541A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Справочник. по интегральньм мик- росхемам. Под ред. Б.В.Тарабрина. Изд. 2-е.-М.: Энерги , 1980, с. 625, рис.5-90. Авторское свидетельство СССР №1132368, кл. Н 03 К 23/00, 03. П..82. *

Also Published As

Publication number Publication date
SU1213541A1 (ru) 1986-02-23

Similar Documents

Publication Publication Date Title
US4816700A (en) Two-phase non-overlapping clock generator
US4412342A (en) Clock synchronization system
SU1213540A1 (ru) Делитель частоты с нечетным коэффициентом делени
SU478429A1 (ru) Устройство синхронизации
SU1081804A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1223218A1 (ru) Устройство дл формировани импульсов
SU1522398A1 (ru) Делитель частоты на 11
SU1288928A1 (ru) Устройство дл передачи фазоманипулированного сигнала
SU1150759A1 (ru) Синхронный делитель частоты на 11 на @ -триггерах
SU1132368A1 (ru) Делитель частоты с нечетным коэффициентом делени (его варианты)
SU684710A1 (ru) Фазоимпульсный преобразователь
SU1256199A2 (ru) Делитель частоты на три
SU1676077A1 (ru) Устройство дл вычитани и добавлени импульсов
RU1817241C (ru) Счетчик импульсов
SU1385291A1 (ru) Синхронный делитель частоты
SU1078533A1 (ru) Логическое реле скольжени генератора
RU2110144C1 (ru) Устройство синхронизации
SU1197068A1 (ru) Управл ема лини задержки
SU1160550A1 (ru) Формирователь одиночного импульса
SU1596456A1 (ru) Делитель частоты с дробным коэффициентом делени
SU1734199A1 (ru) Устройство синхронизации импульсов
SU1332553A1 (ru) Устройство фазовой синхронизации
SU1298903A1 (ru) Синхронный делитель частоты по модулю 2 @ -1
SU1272489A1 (ru) Устройство дл выделени импульса
SU1298902A1 (ru) Синхронный делитель частоты на двенадцать