SU1298903A1

SU1298903A1 - Синхронный делитель частоты по модулю 2 @ -1

Info

Publication number: SU1298903A1
Application number: SU853974588A
Authority: SU
Inventors: Игорь Владимирович Колосов; Александр Владимирович Колосов
Original assignee: Предприятие П/Я М-5068
Priority date: 1985-11-10
Filing date: 1985-11-10
Publication date: 1987-03-23

Abstract

Изобретение относитс к импульсной технике и может быть использовано в трактах делени частоты. Цель изобретени - повьппение быстродействи при одновременном расширении функциональных возможностей за счет организации сигнала Перенос. Дл достижени поставленной цели fe устройстве каждый из N триггеров 1.1- 1.N вьтолнен в виде 1К-триггера и образованы новые функциональные св зи. В случае необходимости получени дополнительного четного коэффициента делени с симметричным выходным сигналом это осуществл етс путем подключени I- и К-входов дополнительного (N+l)-ro триггера к пр мому, выходу триггера 1.N и соединением их С-входов. 2 ил. (С (Л Фиг.1

Description

Изобретение относитс к импульсной т ехнике и может быть использовано -в трактах делени частоты, например , в вычислитепьной технике, цифровых синтезаторах частот.

Цель изобретени - повьшение быстродействи при одновременном расширении функциональных возможностей за счет организации сигнала Перенос.

На фиг, 1 приведена электрическа функциональна схема синхронного делител частоты по модулю 2N-1; на фиг. 2 - временна диаграмма, по сн юща работу устройства (при N 5).

Синхронный делитель частоты по моду.то 2N-1 содержит N триггеров 1,1, 1.2, 1.3, ,.., l.(N-2), l.(N-l), l.N IK-типа, тактовые входы которых соединены с входной шиной, пр мые

fO

f5

триггер l.(N-l) сохран ет предыдущее единичное состо ние, поскольку на его Т- и К-входах в этот момент имеютс уровни логического нул с пр мого выхода триггера 1.(N-2) и с пр мого выхода триггера 1.N. Триггер 1,N в этот момент переключаетс в единичное состо ние (фиг. 2е) поскольку на его I- и К-входах присутствуют уровни логических единиц с инверсного выхода триггера l,(N-2) и с пр мого выхода триггера 1,(N-), Спадом дев того тактового импульса триггер l.(N-l) переключаетс в нулевое состо ние, поскольку на его I- и К-входах в этот момент присутствуют уровни логического нул и единицы соответственно с пр мого выхода триггера l.(N-2) и с пр мого вы25

и инверсные выходы каждого предьщуще- 20 д триггера l.N. Одновременно в

го (в группе от первого до (N-2)-ro)

триггера соединены соответственно с

I- и К-входами каждого последующего

триггера, образу регистр сдвига,

К входы указанных триггеров соединены с инверсным выходом N-ro триггера

1.N, пр мой выход которого соединен

с К-входом (N-l)-ro триггера, 1,( )й инверсный выход которого соединен с 1-входом первого триггера 1.1,

К-вход которого соединен с пр мым

выходом (N-l)-ro триггера 1,(N-1) и с К- и R-входами N-ro триггера 1,N; 1-вход N-ro триггера 1 .N соединен с инверсным выходом (N-2)-ro триггера l.(N-2), пр мой выход которого соединен с 1-входом (N-l)-ro триггера l.(N-l).

Синхронный делитель частоты по модулю 2N-I (при ) работает следующим образом.

На тактовые входы всех триггеров поступают импульсы с частотой F (фиг, 2а). Пусть в исходном состо нии на их выходах имеютс уровни логического нул ; Тогда спадом первого тактового импульса в единичное состо ние переключаетс (фиг, 2б) триггер 1,1, Далее спадом второго, третьего и четвертого тактовых импульсов в единичное состо ние переключаютс триггеры 1,2, 1,(N-2), 1,(N- -1) соответственно (фиг, 2в, г, д) а спадом п того, шестого и седьмого

противоположное, т,е, нулевое, состо ние переключаетс триггер 1,N, поскольку на его I- и К-входах присутствуют уровни логических единиц с инверсного и пр мого выходов триггеров 1 ,.(N-2) и .(N-I) соответственно , которое удерживаетс уровнем логического нул с выхода триггера 1,(N-1) по R-входу до переключени триггера ,(N-1) в единичное состо ние . На каждом периоде тактовых импульсов импульс с инверсного выхода триггера I,N устанавливает (в случае сбоев) первые N-2 триггеры, в данном 35 случае триггеры 1,1, 1,2, l,(N-2), в нулевое состо ние, либо подтверждает их нулевое состо ние,

В случае необходимости получени дополнительного четного коэффициента делени с симметричным выходным сигналом это осуществл етс путем подключени I- и К-входов дополнительного (К+1)-го триггера к пр мому выходу триггера 1,N и соединением их

40

45

С-входов,

Claims

Формула изобретени

Синхронный делитель частоты по мо- 5 дулю 2N-1, содержащий N триггеров, тактовые входы которых соединены с входной шиной, инверсный выход N-ro триггера соединен с R-входом первого триггера, которьй совместно с триггетактовых импульсов в нулевое состо - 5 рами с второго по (N-2)-й, К-входы ние переключаютс триггеры 1,1, I«2, которых соединены между собой, обра- l,(N-2) соответственно. При этом по зуют регистр сдвига, отличаю- спаду восьмого тактового импульса щ и и с тем, что, с целью повьше

триггер l.(N-l) сохран ет предыдущее единичное состо ние, поскольку на его Т- и К-входах в этот момент имеютс уровни логического нул с пр мого выхода триггера 1.(N-2) и с пр мого выхода триггера 1.N. Триггер 1,N в этот момент переключаетс в единичное состо ние (фиг. 2е) поскольку на его I- и К-входах присутствуют уровни логических единиц с инверсного выхода триггера l,(N-2) и с пр мого выхода триггера 1,(N-), Спадом дев того тактового импульса триггер l.(N-l) переключаетс в нулевое состо ние, поскольку на его I- и К-входах в этот момент присутствуют уровни логического нул и единицы соответственно с пр мого выхода триггера l.(N-2) и с пр мого триггера l.N. Одновременно в

5

противоположное, т,е, нулевое, состо ние переключаетс триггер 1,N, поскольку на его I- и К-входах присутствуют уровни логических единиц с инверсного и пр мого выходов триггеров 1 ,.(N-2) и .(N-I) соответственно , которое удерживаетс уровнем логического нул с выхода триггера 1,(N-1) по R-входу до переключени триггера ,(N-1) в единичное состо ние . На каждом периоде тактовых импульсов импульс с инверсного выхода триггера I,N устанавливает (в случае сбоев) первые N-2 триггеры, в данном 5 случае триггеры 1,1, 1,2, l,(N-2), в нулевое состо ние, либо подтверждает их нулевое состо ние,

В случае необходимости получени дополнительного четного коэффициента делени с симметричным выходным сигналом это осуществл етс путем подключени I- и К-входов дополнительного (К+1)-го триггера к пр мому выходу триггера 1,N и соединением их

0

5

С-входов,

Формула изобретени

Синхронный делитель частоты по мо- дулю 2N-1, содержащий N триггеров, тактовые входы которых соединены с входной шиной, инверсный выход N-ro триггера соединен с R-входом первого триггера, которьй совместно с триггерами с второго по (N-2)-й, К-входы которых соединены между собой, обра- зуют регистр сдвига, отличаю- щ и и с тем, что, с целью повьшени быстродействи при одновременном расширении функциональных возможностей , каждый, из N триггеров выполнен в виде 1К-тригге.ра, причем пр мой выход (N-2)-ro триггера соединен с 1-вХодом (N-l)-ro триггера, инверсный выход - с 1-входом N-ro,триггеа JlJnJlJnjnJlJlJljaJlJl д -1I I

в -Jт.I

г1If

д11

е.

Редактор А. Козориз

Составитель А. Соколов

Техред М.Ходанич Корректор Л. Патай

Заказ 898/59 Тираж 902Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Прс)и;1водственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , А

ра, инверсный выход которого соединен с R-вхсдом второго триггера, пр мой выход - с К-входом (N-)-ro триггера, инверсный выход которого соединен с 1-входом первого триггера, пр мой выход - с К-входом первого триггера и с К- и R-входами N-ro триггера.

.2