SU1350844A1 - Устройство дл формировани дискретных частотных сигналов - Google Patents

Abstract

Изобретение относитс  к радиосв зи и обеспечивает повышение точности формировани . Устр-во содержит генератор 1 тактовых импульсов, модул тор 2, RS-триггер 3, элементы ИЛИ- НЕ 4, 6, двоичный счетчик 5, параллельный регистр 7, сумматоры 8-10 по модулю два, элементы И 11-13, коммутатор 14 и линии задержки 15, Дл  повышени  точности введены элемент ИЛИ- НЕ 6, ЛЗ 15 и коммутатор 14. 1 ил. /4 ft t-awr., . (Л с 00 ел о 00 4

Description

Изобретение относитс  к радиосв зи и может быть использовано в радиотехнических системах.

Цель изобретени  - повышение точности формировани .

На чертеже изображена структурна  электрическа  схема предлагаемого устройства.

Устройство дл  формировани  дискретных частотных сигналов содержит генератор 1 тактовых импульсов, модул тор 2, RS -триггер 3, первый элемент ИЛИ-НЁ 4, двоичный счетчик 5, второй элемент ИЛИ-НЕ 6, параллельный регистр 7, первый 8, второй 9 и третий 10 сумматоры по модулю два, первый П, второй 12 и третий 13 элементы И, коммутатор 14, линии 15 задержки .

Устройство работает следугацим образом .

В исходном состо нии RS-триггер 3 находитс  в нулевом состо нии, т.-е. на выходе его потенциал логического нул . Следовательно, на выходе элемента ИЛИ-НЕ 4 потенциал логической единицы, что обеспечивает исходное (нулевое) состо ние двоичного счетчика 5 (т.е., на выходах всех его п разр дов потенциал логического нул , несмотр  на присутствие тактовых импульсов на счетном С-входе), запрет смены состо ний разр дов параллельного регистра 7, так как на его тактовом С-входе потенциал логической единицы, выключенное состо ние модул тора 2 и запрет на коммутацию информационного входа коммутатора 14 к любому из выходов и логический нуль на информационных,входах модул тора 2.

Так как на выходах двоичного счет- .чика 5 нулевые состо ни , то на первом и втором входах управлени  коммутатора 14 также потенциалы логического нул  и на выходе сумматора 8 по модулю два - логический нуль.

При поступлении на пусковой вход устройства положительного импульса он стробируетс  генератором 1 тактовых импульсов и одновременно с фронтом тактового импульса RS-триггер 3. переходит в состо ние логической единицы . В этот момент времени на выходе элемента ИЛИ-НЕ 4 происходит смена состо ни  с логической единицы на логический нуль, что обеспечивает ус тановку потенциала логического нул 

5

0

5

0

5

на R-вхоДе двоичного счетчика 5, запись в параллельный регистр 7 его входного состо ни , подключение информационного входа коммутатора 14 к его первому выходу и подключение через N-L тактов .модул тора 2.

Так как нулевой потенциал на R- входе двоичного счетчика 5  вл етс  одновременно разрешающим счет, то с приходом очередного тактового импульса состо ни  двоичного счетчика 5 начинают мен тьс  с частотой следовани  тактовых импульсов. Ровно через 2 тактов на третьем выходе двоичного счетчика 5 по вл етс  потенциал логической единищ.1, который возвращает в исходное (нулевое) состо ние RS-триггер 3. Но логический нуль на выходе элемента ИЛИ-НЕ 4 будет еще ровно тактов. Таким образом, на выходе элемента ИЛИ-НЕ 4 нулевое состо ние присутствует ровно 2 тактов от момента стробировани  пускового импульса . При по влении логического нул  на выходе п-го разр да двоичного счетчика 5 на входах элемента ИЛИ - НЕ 4 логические нули, что соответствует возврату устройства в исходное состо ние.

Итак, от момента запуска устройст- ва, определ емого стробированием пускового импульса, двоичный счетчик 5 находитс  в динамическом (счетном) состо нии ровно 2 тактов работы генератора тактовых импульсов, после чего автоматически устройство возвращаетс  в исходное состо ние.

Claims (1)

1. 40 Формула изобретени 

   5

   0

   5

   Устройство дл  формировани  дискретных частотных сигналов, содержащее модул тор, генератор тактовых ш-г- пульсов, выход которого соединен с С-входом двоичного счетчика и с С-. входом RS-триггера, выход которого соединен с первым входом первого эле- мента ИЛИ-НЕ, выход которого соединен с С-входом параллельного регистра и с R-входом двоичного счетчика, первый , второй и третий выходы которого соединены с первыми входами соответственно первого, вторых и третьего элементов И, выходы которых соединены с входами первого сумматора по модулю два, второй вход первого, элемента И подключен к первому выходу параллельного регистра, вторые и третий выходы которого соединены с первыми входами соответственно вторых и третьего сумматоров по модулю два, выходы которых соединены с вторыми входами соответственно вторых и тре тьего элементов И, третий выход двоичного счетчика подключен к R-входу RS-триггера и к второму входу первого элемента ИЛИ-НЕ, при этом первый и вторые выходь двоичного счетчика соединены с вторыми входами соответствующих вторых и третьего сумматоров по модулю два, отличающеес  тем, что, с целью повышени  точности х}юрмировани , введены второй элемент ИЛИ-НЕ, линии задержки и коммутатор , первые выходы которого через соответствующие линии задержки

   Составитель О. Геллер ;Редактор Н. Тупица Техред М.Ходанич Корректор И.Король

   5299/57

   Тираж 636Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   ,Производственно-полигра(1ическое предпри тие, г. Ужгород, ул. Проектна , 4

   подключены к первым управл ющим входам модул тора, вход включени  которого подключен к выходу второго элемента И-НЕ, входы которого соединены

   с первыми входами коммутатора и с первыми входами соответствующих вторых и третьего элементов И, выход первого элемента ИЛИ-НЕ соединен с

   вторым входом коммутатора, третий

   вход которого подключен к выходу первого сумматора по модулю два, второй выход коммутатора соединен с вторьи управл ющим входом модул тора, выходы которого  вл ютс  выходами устройства , входами которого  вл ютс  сигнальные входы параллельного регистра , при этом S-вход RS-триггера  вл етс  входом устройства.