SU1244795A1 - Преобразователь временных интервалов в цифровой код - Google Patents

Преобразователь временных интервалов в цифровой код Download PDF

Info

Publication number
SU1244795A1
SU1244795A1 SU843821609A SU3821609A SU1244795A1 SU 1244795 A1 SU1244795 A1 SU 1244795A1 SU 843821609 A SU843821609 A SU 843821609A SU 3821609 A SU3821609 A SU 3821609A SU 1244795 A1 SU1244795 A1 SU 1244795A1
Authority
SU
USSR - Soviet Union
Prior art keywords
digital
registers
input
outputs
inputs
Prior art date
Application number
SU843821609A
Other languages
English (en)
Inventor
Станислав Борисович Демин
Original Assignee
Demin Stanislav B
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Demin Stanislav B filed Critical Demin Stanislav B
Priority to SU843821609A priority Critical patent/SU1244795A1/ru
Application granted granted Critical
Publication of SU1244795A1 publication Critical patent/SU1244795A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к вычислительной технике, а именно к цифровым преобразовател м временных интервалов в код, и может быть использовано в аналогово-цифровых системах преобразовани  сигнала. Устройство позвол ет достигнуть высокого быстродействи  преобразовани  за счет параллельной обработки информации, а также повысить надежность за счет устранени  логических гонок комбинационного сумматора.. Преобразователь временных интервалов в цифровой код содержит цифровой генератор разр дных частот, четыре регистра, комбинационный сумматор , два элемента задержки, цифровой компаратор. Входы синхронизации регистров  вл ютс  входом 10 устройства о Вход цифрового генератора I разр дных частот  вл етс  первым входом 1I управлени  устройства. Вход управлени  цифрового коммутатора 9  вл етс  вторым входом 12 управле- ни  устройства, а выход - выходом 13 устройства. 1 ил. с % (/) л. /3 1чЭ Ф 4ik СО сд

Description

1
Изобретение относитс  к вычислительной технике, а именно к устройствам дл  преобразовани  временных .интервалов в цифровой код и может быть использовано в цифровых системах преобразовани  данных о
Цель изобретени  - повьшение быстродействи  и надежности устройства .
На чертеже представлена структурна  схема устройства.
Преобразователь временных интервалов в цифровой код содержит цифровой генератор 1 разр дных частот, первый 2 и второй 3 регистры, комбинационный , сумматор 4, первый 5 и второй 6 элементы задержки, третий 7 и четвертый 8 регистры, цифровой коммутатор 9, входы синхронизации первого 2 и второго 3 регистров  вл ютс  входом.10 устройства, вход цифрового генер атора 1 разр дных частот . вл етс  первым входом 11 управлени  устройства , вход управлени  цифрового коммутатора 9  вл етс  вторым входом 12 управлени  устройства, а выход - выходом 13 устройства.
Устройство работает следующим образом ,
Б первоначальный момент времени устройство устанавливаетс  в исходно состо ние. Работа устройства начинаетс  при подаче управл ющего цифрового сигнала на вход 11 управлени . По этому сигналу запускаетс  .цифровой генератор 1 разр дных частот, который на своем п-разр дном выходе осуществл ет формирование цифровьгх сигналов разр дных частот соответствующих длительностей Т - Т , Т 2 х Tjj , п - I , 2,, „ ., где п - разр дность устройства,
. Формируемый двоичный код , где i - число тактов преобразовани , разр дной сетки частот цифрового генератора 1 разр дных частот поступает на информационные п-разр дные входы регистров 2 и 3, Запись текущего двоичного кода N на эти регистры 2 и 3.. осуществл етс  по положительно1чу (О 1) и отрицательному (I, О) логическим .перепадам (фронтам) измер емого , временного интервалов Т,, и Tji , поступающего на вход 10 устройства в цепи синхронизации регистров 2 и 3. Одновременно производитс  запись текущего результата преобразовани , по79 .52
лученного в сумматоре 4 устройства, на регистры 7 и 8.
С приходом положительного логического перепада (фронта) измер емого
временного интервала Т поступающего в цепи синхронизации регистров 2 и 3 и через элементы 5 и 6 задержки в регистры 7 и 8 устройства через вход 10 устройства, осуществл етс 
запись текущего двоичного кода N , формируемого цифровым генератором i разр дных частот, в регистр 1, кото- - рый будет хранить .значение этого кода до прихода следующего по ожительного логического перепада измер емого временного интервала Т « В регистр 8 в этот мдмент времени также записываетс  двоична  информаци  преобраэо вани  предшествующего такта преобразовани , выполненного в сумтчаторе 4 устройства
25
т- - -И - 1М J V
Ь, - -см,, -, - N,., + Ъ.
где 1гм| цифровой код преобразовани  На выходной разр дной шине сум1-5а- тора 4 устройства;
.,,Э -. ,, J V,Н .- 5 у , NJ- - цифровой код преобра- зовани , записанный на регистры 8, 2 и 3. С приходом отрицательного логического перепада (фронта) измер емого временного интервала 1 в регистр 3 записываетс  текущий двоичный код, N.;, формируемый цифровым генератором 1 разр дных частот. А в регистр 7 записываетс  двоична  информаци  преобразовани  предшествующего такта преобразовани , выполненного в сумматоре 4.устройства
45
см ,1
«;,
(2)
Записанный итоговый цифровой код преобразовани  в регистры 7 и 8
селективно передаетс  на вход 13 устройства через пепи цифрового коммутатора .9 устройства. В зависимости от выставленного (заданного) режима по входу 12 им; осуществл етс  передача
на выход 13 устройства цифрового кода положительного H или отрицательного Т, измер емого временного интервалов . Управление режимом работы циф-
рового коммутатора 9 устройства осуществл етс  подачей на его управл ющий вход цифрового сигнала высокого или низкого уровн , поступающего через вход 12 управлени . Например, 5 при подаче управл ющего цифрового сигнала высокого уровн  осуществл етс  подключение разр дного выхода регистра 7 к выходу 13 устройства, в котором хранитс  двоична  информаци  О итогового преобразовани  положительного временного интервала Т . А при подаче управл ющего цифрового сигнала низкого уровн  на управл ющий вход цифрового коммутатора 9 устройства 15 осуществл етс  подключение выходной щины регистра 8 к выходу 3 устройства . В -этом регистре 8 хранитс  двоична  информаци  итогового преобразовани  отрицательного временного интер- 20 вала Т.
При поступлении следующих логических перепадов измер емого временного интервалов Т, и Т процесс преобразовани  повтор етс  без изменени  в со- 25
ОТВ вТСТВИИ с (I) и (2) о
Наличие элементов 5 и 6 задержки в устройстве позвол ет за один такт преобразовани  осуществл ть формирование итогового результата преобразовани  измер емого временных интервалов в цифровой двоичный код текущего значени . При этом, величина задержки первого и второго элементов 5 и 6 задержки выбираютс  равными из уело- 35
30
-см,
где f
1 - врем  задержки распространени  информационного сигнала через цепи первого 5 и второго 6 элементов за-
- задержка
держки устройства;
распространени  информационных сиг-
Составитель Б, Хоц,оп Редактор М, Товтин Техред Н.Бонкало Корректор О. Лугова 
Заказ 3927/58
Тираж 816 Подписное ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
Производственно-полиграфическое предпри тие, г. З жгород, ул. Проектна , 4
5 О 15 20
2447954
налов цо цеп м сумматора 4 устройства , выполн ющего операцию логического сложени .
5 О 15 20
25
35
30
40

Claims (1)

  1. Формула изобретени 
    Преобразователь временных интервалов в цифровой код, содержащий первый и второй регистры и цифровой генератор разр дных частот, выходы которого соединены с информационными входами первого регистра, отличающийс  тем,- что, с целью повьппени  быстродействи  и надежности , в него введены комбинационный сум 1атор, третий и четвертый регистры , первый и второй элементы задержки и цифровой коммутатор, информационные входы второго регистра соединены с выходами цифрового генератора разр дных частот, выходы первого и второго регистров соединены соответственно с первыми и вторыми входами комбинационного сумматора, выходы которого соединены с информационными входами третьего и четвертого регистров , выходы которых соединены соответственно с первыми и вторыми входами цифрового коммутатора, выходы которого  вл ютс  выходом устройства, входы синхронизации третьего и четвертого регистров соединены соответственно с выходами первого и второго элементов задержки, входы которых объединены и соединены с входами синхронизации первого и второго регистров и  вл ютс  входом устройства, . вход цифрового генератора разр дньпс частот  вл етс  первым входом управлени  устройства, вход управлени  цифрового коммутатора  вл етс  вторым входом управлени  устройства.
SU843821609A 1984-12-03 1984-12-03 Преобразователь временных интервалов в цифровой код SU1244795A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843821609A SU1244795A1 (ru) 1984-12-03 1984-12-03 Преобразователь временных интервалов в цифровой код

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843821609A SU1244795A1 (ru) 1984-12-03 1984-12-03 Преобразователь временных интервалов в цифровой код

Publications (1)

Publication Number Publication Date
SU1244795A1 true SU1244795A1 (ru) 1986-07-15

Family

ID=21150204

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843821609A SU1244795A1 (ru) 1984-12-03 1984-12-03 Преобразователь временных интервалов в цифровой код

Country Status (1)

Country Link
SU (1) SU1244795A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Рехин Е. Н. Измерение интервалов времени в экспериментальной физике. - М.: Атомиздат, 1967, с. 216. Авторское свидетельство СССР № 913325, кл. G 04 F 10/04, 1980. *

Similar Documents

Publication Publication Date Title
US3051929A (en) Digital data converter
SU1244795A1 (ru) Преобразователь временных интервалов в цифровой код
JPS61174857A (ja) 分岐回路
US4387341A (en) Multi-purpose retimer driver
US3134971A (en) Analog-to-digital converter
SU928418A1 (ru) Регистр
SU1350844A1 (ru) Устройство дл формировани дискретных частотных сигналов
SU953637A1 (ru) Троичный сумматор
SU1405110A1 (ru) Реверсивный счетчик импульсов
SU658556A1 (ru) Преобразователь кода гре в двоичный код
SU1234826A1 (ru) Устройство дл сравнени чисел с допусками
SU1224808A1 (ru) Устройство дл вычислени разности фаз сигнала с относительной фазовой манипул цией
SU694867A1 (ru) Устройство дл цифрового усреднени двоично-кодированных сигналов
SU1061131A1 (ru) Преобразователь двоичного кода в уплотненный код
SU1107328A1 (ru) Устройство дл передачи многочастотных сигналов
RU2038702C1 (ru) Устройство для разделения направлений передачи и приема в дуплексных системах связи
SU1580555A1 (ru) След щий аналого-цифровой преобразователь
SU1462499A1 (ru) Многоканальное устройство дл передачи и приема двоичной информации
SU1173548A1 (ru) Устройство выбора каналов
RU1783550C (ru) Устройство дл моделировани запаздывани сигнала
SU873406A1 (ru) Блок управлени преобразовател напр жени в код последовательного приближени
SU1495778A1 (ru) Многоканальное устройство дл ввода аналоговой информации
SU1444962A1 (ru) Преобразователь последовательно-параллельного кода в параллельный
SU1136150A1 (ru) Трехвходовой параллельный сумматор
SU1175016A1 (ru) Триггер