SU1234826A1 - Устройство дл сравнени чисел с допусками - Google Patents
Устройство дл сравнени чисел с допусками Download PDFInfo
- Publication number
- SU1234826A1 SU1234826A1 SU843817127A SU3817127A SU1234826A1 SU 1234826 A1 SU1234826 A1 SU 1234826A1 SU 843817127 A SU843817127 A SU 843817127A SU 3817127 A SU3817127 A SU 3817127A SU 1234826 A1 SU1234826 A1 SU 1234826A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- numbers
- input
- elements
- reversible counter
- inputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Устройство дл сравнени чисел относитс к автоматике и вычислительной -технике и может быть использовано дл сравнени чисел с заданным полем допуска. Целью изобретени вл етс повьшение его быстродействи . Устройство содержит реверсивный счетчик , сумматор по модулю два, элементы И-НЕ, элемент задержки, элемент ИЛИ, группу элементов И-ИЛИ и схему сравнени . Первое сравниваемое число записываетс в параллельном коде в реверсивный счетчик. Знаки сравниваемых чисел поступают на вход сумматора по модулю два. При совпадении или несовпадении знаков второе сравниваемое число Через элементы И-НЕ поступает на вычитающий или суммирующий вход реверсивного счетчика, в котором образуетс разность чисел. Потенциал на выходе переноса реверсивного счетчика указывает на соотношение чисел. В схеме сравнени разность сравниваемых чисел сравниваетс с заданным допусксж с получением на вьпсодах соответствующих результатов. 1 ил. (О (Л
Description
1
)Г ретеимг относитс к автоматик и пычис.чительной технике, а именно, к устройствам дл сравнени чисел, и может использовано дл сравнени чисел с заданным полем допуска.
Цель изобретени - повьпиение быстродействи устройства.
На чертеже изображена блок-схема устройства.
Устройство содержит реверсивный счегчик 1, сумматор 2 по модулю два, элемент И-НЕ 3, элемент ИЛИ 4, элемент 5 задержки, схему 6 сравнени , элементы 2И-:Ш1И 7, элемент И-НЕ 8.
Устройство работает следующим образом.
На разр дные входы реверсивного счетчика 1 поступает первое сравниваемое число А в параллельном коде. По сигналу, поступающему с входа записи устройства на вход синхронизации реверсивного счетчика 1, это число записываетс в счетчик 1, при этом в старший разр д записываетс нуль. Знак числа А в виде соответствующего потенциала поступает на первый вход сумматора 2 по модулю два. на первые входы элементов И-НЕ и 8 поступает второе сравниваемое число В в виде последовательности импульсов, а его знак - на второй вход сумматора 2 по модулю два. Если знаки чисел А и В совпадают, на инверсном выходе сумматора 2 по модулю два образуетс уровень логической 1 и последовательность импульсов (число 1) через схему И-НЕ 3 и далее через элемент ИЛИ 4 поступает на вычитающий вход реверсивного счетчика 1. По окончании поступлени импульсов второго числа в счетчик 1 образуетс число д, (А1- Bf, причем состо ние старшего (п+1)-го.разр да реверсивного счетчика указывает на то, какой из модулей чисел был большим . Так, например, если |AlclBJ, то реверсивный счетчик 1 переходит через нулевое состо ние и на пр мом выходе старшего (п+1)-го разр да ус- тананливаетс высокий уровень, приче в момент перехода через нулевое сос- iov-. реверсивного счетчика на его выходе переноса 0 формируетс импульс, которг 1Й через элемент 5 задержки и элемент Ш1И 4 поступает на вычитающий вход реверсивного счет- чикл, уменьша его состо ние на единицу . Суммарна величина задержки Ш монтов 4 и S дсхлжиа быть несколь48262
ко больше длительности вход,ного импульса . В случае, когда , состо ние старшего (п+1)-го разр да реверсивного счетчика остаетс прежним, т.е. нулевым.
Сравнение полученного в реверсивном счетчике 1 числа д, с заданной величиной допуска и осуществл етс следующим образом.
0 Величина допуска в параллельном коде поступает на вторые информационные входы схемы 6 сравнени , на первые информационные входы которой через схемы 2И-ИЛИ 7 поступает ре- 5 зультат сравнени чисел А и В-с выходов реверсивного счетчика 1, причем , если в старшем разр де реверсивного счетчика 1 записана единица,то на схему 6 сравнени поступает обрат- 0 ный код числа, записанног о в реверсивном счетчике 1, а если в старшем разр де записан нуль, то пр мой код числа. При поступлении импульса на управл ющем входе устройства в схеме 5 6 сравнени производитс сравнение числа, записанного в счетчике 1, с числом, определ ющим заданное поле допуска, и на соответств тощем выходе Больше, Меньше или Равно 0 схемы 6 сравнени по вл етс сигнал. Причем, сигнал на выходе Больше свидетельствует о том, что разность сравниваемых чисел больше заданного допуска, сигнал на выходе Меньше - разность сравниваемых чисел меньше заданного допуска, а сигнал Равно - разность сравниваемых чисел равна заданному допуску.
Пример 1.А +1010, В 0 + 0111, допуск 0010.
После записи числа А в счетчике 1 будет код 1010, после поступлени числа В в счетчике 1 остаетс разность 0011, причем в 5-м (старшем) д, разр де остаетс нуль. На выходе схемы сравнени по вл етс сигнал больше , т.. е. разность двух чисел превышает величину допуска ().
Пример 2. А +0111,В 1010, допуск 0100.
После записи числа А в счетчике 1 будет код 0111, причем в старший (п тый ) разр д записываетс нуль. В процессе поступлени второго числа В счетчик 1 доходит до нулевого состо ни , при переходе через которое сначала все разр ды счетчика 1 устанавливаютс в единичное состо ние, а
5
31
затем импульсом переноса О через элемент 5 задержки и элемент ИЛИ 4 младший разр д счетчика 1 установитс в нуль. После поступлени числа В в счетчике 1 остаетс разность 1100 при 1 в старшем (п том) разр де. Данна разность на входы А,...А схемы 6 сравнени поступает в обратном коде,т.е.0011, На выходе схемы сравнени по вл етс сигнал Меньше, т.е. раз ность двух чисел меньше величины допуска (001U0100),
При сравнении чисел А и В с разными знаками реверсивный счетчик 1 работает на сложение, так как в этом случае уровень логической 1 образуетс на пр мом выходе сумматора 2 по модулю два и импульсы, поступающие на информационный вход устройства , проход т на реверсивный счетчик 1 через элемент И-НЕ 8, Сравнение получаемого в реверсивном счетчике числа с заданной величиной допуска производитс аналогично описанному.
Claims (1)
- Формула изобретениУстройство дл сравнени чисел с допусками, содержащее реверсивный счетчик, сумматор по модулю два, причем входы первого сравниваемого чис- ла устройства соединены с информационными входами реверсивного счетчика , синхровход которого подключен к входу разрешени записи устройства, входы знаковых разр дов сравниваемых чисел устройства подключены к входам сумматора по модулю два, о т л и 264чающеес тем, что, с пе.пью повышени быстродействи , в него введены два элемента И-НЕ, элемент задержки , элемент ИЛИ, схема сравнени и п элементов 2И-ИЛИ, где п - разр дность сравниваемых чисел, причем первые входы элементов И-НЕ подключены., к входу второго сравниваемого числа устройства, инверсный и пр мой выходы сумматора по модулю два подключены к вторым входам соответственно первого и второго элементов И-НЕ, выход первого элемента И-НЕ соединен с первым входом элемента ИЛИ, выход которого подключен к вычитающему входу реверсивного счетчика, суммирующий вход которого подключен к вы- ходу второго элемента И-НЕ, а выход переноса через элемент-задержки подключен к второму входу элемента ИЛИ, пр мой и инверсный выходы i-ro разр да реверсивного счетчика, где i 1,2,,.,,п, соединены с первым и вторым входами i-ro элемента 2И-}ШИ, третий и четвертые выходы всех эле- ментов 2И-ИЛИ подключены соответственно к пр мому и инверсному выходам (п+1)-го разр да реверсивного счетчика , выходы элементов 2И-ИЛИ подключены к первой группе входов схемы сравнени , втора группа входов которой подключена к входам величины допуска устройства, управл ющий вход схемы сравнени подключен к входу разрешени сравнени с допуском устройства , а выходы вл ютс выходами результата сравнени с допуском устройства .Второе числоЗнопи чиселПерш числа.Вольшс --оМеньше -оРа9но
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843817127A SU1234826A1 (ru) | 1984-11-29 | 1984-11-29 | Устройство дл сравнени чисел с допусками |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843817127A SU1234826A1 (ru) | 1984-11-29 | 1984-11-29 | Устройство дл сравнени чисел с допусками |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1234826A1 true SU1234826A1 (ru) | 1986-05-30 |
Family
ID=21148489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843817127A SU1234826A1 (ru) | 1984-11-29 | 1984-11-29 | Устройство дл сравнени чисел с допусками |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1234826A1 (ru) |
-
1984
- 1984-11-29 SU SU843817127A patent/SU1234826A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 750480, кл. G 06.F 7/04, 1978. Авторское свидетельство СССР № 938280, кл. G 06 F 7/02, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1234826A1 (ru) | Устройство дл сравнени чисел с допусками | |
US4387341A (en) | Multi-purpose retimer driver | |
SU1383444A1 (ru) | Асинхронный последовательный регистр | |
SU941992A1 (ru) | Преобразователь число-импульсного кода в параллельный двоичный код | |
SU1109727A1 (ru) | Устройство дл ввода информации | |
SU1649531A1 (ru) | Устройство поиска числа | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1488825A1 (ru) | Изобретение относится к автоматике и вычислительной технике и может быть использовано | |
SU1478219A1 (ru) | Многовходовой сигнатурный анализатор | |
SU1644138A1 (ru) | Частотно-кодовое вычитающее устройство | |
SU1256162A1 (ru) | Генератор М-последовательности | |
SU1166105A1 (ru) | Устройство дл вычислени суммы квадратов двух числоимпульсных величин | |
SU1619396A1 (ru) | Делитель частоты следовани импульсов | |
SU1401448A1 (ru) | Устройство дл реализации булевых симметричных функций | |
SU369715A1 (ru) | Троичный потенциальный триггер | |
SU1056180A1 (ru) | Устройство дл сравнени параллельных кодов чисел | |
SU1578810A1 (ru) | Преобразователь непозиционного кода в двоичный код | |
SU1658391A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1126948A1 (ru) | Устройство дл сравнени чисел | |
SU1117631A1 (ru) | Устройство дл сортировки чисел | |
SU1182685A1 (ru) | Преобразователь число-импульсного кода в параллельный двоичный код | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
SU920703A1 (ru) | Устройство дл поиска информации | |
SU1315997A1 (ru) | Устройство дл формировани координат сеточной области | |
SU1288714A1 (ru) | Устройство дл приведени матрицы к треугольной идемпотентной форме |