SU1495778A1 - Многоканальное устройство дл ввода аналоговой информации - Google Patents

Abstract

Изобретение относитс  к измерительной и вычислительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых данных. Цель изобретени  - повышение достоверности вводимой информации. Устройство содержит блок управлени , блок пам ти, интеграторы, мультиплексоры, регистр, счетчик, генератор импульсов, источник опорного напр жени . Цель изобретени  достигаетс  за счет реализации способа двойного интегрировани , заключающегос  в последовательном интегрировании входного и эталонного сигналов. Кроме того, возможно тестирование входных каскадов устройства в процессе работы. 1 з.п. ф-лы, 4 ил.

Description

Изобретение относитс  к контрольно-измерительной и вычислительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых данных.

Цель изобретени  - повышение достоверности вводимой информации.устройства .

На фиг. 1 представлена функциональна  схема устройства; на фиг.2 - временные диаграммы работы устройства; на фиг. 3 - функциональна  схема интегратора; на фиг. 4 - временна  диаграмма работы счетчика.

Устройство содержит мультиплексоры 1.1...1.N, интеграторы 2.1-2.N, источник 3 опорного напр жени , регистр 4, блок 5 пам ти, задатчик 6 кодов, генератор 7 импульсов, счетчик 8, блок 9 управлени , который содержит первый К), второй II, третий 12, четвертый 13 и п тый. 4 триггеры , счетчик 15, задатчик 16 кодов, злемент И-НЕ 17, первый 18 и второй 19 злементы И, элемент НЕ 20, позици ми 21-30 обозначены входы-выходы устройства.

Устройство работает следующим образом .

Вс  соьокупность входных аналоговых сигналов, подлежащих преобразова- нию в цифровую форму, разбиваетс  на группы и поступает на информационные входы устройства 22,1...22,N. Мультиплексоры 1 . 1 ... I.N, управл емые по шине 28 адреса от блока 9, обеспечивают подключение кан лов, соответствующих поступающему нл них адресу, к информационным входам интеграторов

со

СП

-j

00

2,1,.,2.N. Структурна  схема интеграторов 2.1.,.2,N может иметь вид, приведенный на фиг.З. Источник 3 опорного напр жени  служит дл  иформиро- вани  эталонного напр жени , необходимого дл  работы интеграторов 2.1,,. ..,2,N, Дл  управлени  интеграторами из блока 9 по шине 30 управлени  поступают три сигнала: Сброс 1 дл  ю обнулени  интеграторов (управл ет ключом К1 на фиг.З), Накопление 2 эталонной длительности - интегрирование входного неизвестного сигнала и вх (управл ет ключом К2 на фиг.З) и Списывание 3 (интегрирование эталонного напр жени  U ,„ пол рности противоположной пол рности иg) (управл ет ключом КЗ на фиг. 3). От мо , подаваемым на вход

Установка 23.

При поступлении на вход 24 сигна-. ла Пуск триггер. 13 установитс  в 1 и разрешит тем самым работу устройства . Со счетчика 15 снимаетс  режим загрузки, а с триггера 12 режим принудительной установки в О.

Первым же импульсом тактовой частоты от генератора 7 триггер 12 установитс  в 1 и снимет со счетчика 8 режим загрузки, при этом счетчик 8 перейдет в режим счета импульсов, на- 15 чина  со значени  М, определ емого задатчиком 6, Значение М может быть любым от О до 2 , где п - разр дность счетчика 8, и определ етс  ис2 ,1,.,2.N, согласно соотношению М

ход  из требуемой длительности сиг- мента начала сигнала Списывание 3 20нала Сброс 1 шины 30 (Т р) необ- и до момента, когда компаратор обна-ходимой дл  обнулени  интеграторов ружит переход напр жени  с выхода интегратора через О, производитс  подсчет импульсов эталонной частоты. Переключение старшего информацион- Зафиксированное количество импульсов 25ного разр да счетчика 8, поступающего будет представл ть собой цифровойна вход синхронизации триггера 10, эквивалент входного преобразуемоговызовет переключение его в состо ние сигнала.

Исходное устройство находитс  в

состо нии ожидани , при этом триггер 30нал высокого уровн  с инверсного вы13 находитс  в О, обеспечива  темхода триггера 10 выведет триггер И

самым находение в О триггера 12 ииз состо ни  принудительной установки

состо ние загрузки счетчика 15 кодомй 0 и поступит на первый вход эленачального адреса, поступающим с за-мента И 18, на втором входе элемента

датчика 16, Низкий уровень с пр мого з5И 18 при этом присутствует сигнал вывыхода триггера 12 в свою очередь сокого уровн  с инверсного выхода обеспечивает нахождение в 1 триггера 10, а счетчика 8 в режиме загрузки кодом, поступаюр)им с задатчика.6.

T tl- m .с -Z ic:Sf r

0, при ЭТОМ снимаетс  сигнал Сброс 1 шины 30, Одновременно сиг-г..

триггера 11, так как он находитс  в состо нии О, На интеграторы 2,1,,. ,,,2.N поступит сигнал высокого уровЗагрузка счетчика 8 осуществл етс  40 н  Накопление 2 шины 30 с выхода каждым фронтом 0-1 сигнала тактовой элемента И 18, который переведет ин- частоты, поступающего на вход синхронизации счетчика 8 с пр мого выхода

теграторы 2,1,,,2,N в режим накоплени  (интегрировани  входного сигнала, поступающего с информационных входов

генератора 7, при наличии низкого

, подаваемым на вход

Установка 23.

При поступлении на вход 24 сигна-. ла Пуск триггер. 13 установитс  в 1 и разрешит тем самым работу устройства . Со счетчика 15 снимаетс  режим загрузки, а с триггера 12 режим принудительной установки в О.

Первым же импульсом тактовой частоты от генератора 7 триггер 12 установитс  в 1 и снимет со счетчика 8 режим загрузки, при этом счетчик 8 перейдет в режим счета импульсов, на- чина  со значени  М, определ емого задатчиком 6, Значение М может быть любым от О до 2 , где п - разр дность счетчика 8, и определ етс  ис2 ,1,.,2.N, согласно соотношению М

ход  из требуемой длительности сиг нала Сброс 1 шины 30 (Т р) не ходимой дл  обнулени  интеграторов Переключение старшего информаци ного разр да счетчика 8, поступающ на вход синхронизации триггера 10, вызовет переключение его в состо н

T tl- m .с -Z ic:Sf r

ход  из требуемой длительности сиг- нала Сброс 1 шины 30 (Т р) необ- ходимой дл  обнулени  интеграторов Переключение старшего информацион- ного разр да счетчика 8, поступающего на вход синхронизации триггера 10, вызовет переключение его в состо ние

0, при ЭТОМ снимаетс  сигнал Сброс 1 шины 30, Одновременно сиг-г..

сокого уровн  с инверсного выхода

триггера 11, так как он находитс  в состо нии О, На интеграторы 2,1,,. ,,,2.N поступит сигнал высокого уровн  Накопление 2 шины 30 с выхода элемента И 18, который переведет ин-

теграторы 2,1,,,2,N в режим накоплени  (интегрировани  входного сигнала, поступающего с информационных входов

уровн  на входе разрешени  загрузки. 45 22Л...22,Н через мультиплексоры

Состо ние остальных триггеров и регистров системы следующее: триггеры 11 и 12 в О, регистра 4 в О,

50

регистры 5.1..,5.N в произвольном- состо нии.

Сигнал Сброс высокого уровн , формируемый триггером 10,поддерживает интеграторы 2,1,,.2.N в состо нии Сброс, код начального адреса, наход щийс  на шине 28 адреса, обеспечи- ние на этом прекратитьс , так как на вает подключение начального канала к первом входе элемента И-НЕ 17 при интеграторам 2,1,..2,N.этом присутствует низкий уровень с

Установка устройства в исходное выхода триггера 11, Следующим импуль- состо ние. осуществл етс  сигналом сом тактовой частоты, поступающим с

При достижении счетчиком 8 выходного кода 11 ,,, П на его выходе переноса по витс  высокий уровень, который поступит на второй вход элемента И-НЕ 17, однако его распростране1 ,1,.,1,N и имеющего адрес, значение которого находитс  на шине 28 адреса ) ,

ние на этом прекратитьс , так как на первом входе элемента И-НЕ 17 при этом присутствует низкий уровень с

При достижении счетчиком 8 выходного кода 11 ,,, П на его выходе переноса по витс  высокий уровень, который поступит на второй вход элемента И-НЕ 17, однако его распространегенератора 7, счетчик 8 переключитс  в состо ние 00...00 и снимет высокий уровень с выхода переноса. Одновременно с этим переключение старшего разр да счетчика 8 из 1 в О, инвертированное элементом НЕ 20, вызовет переключение .триггера 1 I в состо ние 1.

Низкий уровень, снимаемый .с инвер сного выхода триггера II, поступит на второй вход элемента И 18 и тем самым запретит формирование сигнала Накопление 2 шины 30, а сигнал высокого уровн , снимаемый с пр мого выхода триггера 11 (сигнал Списывание 3 шины 30), переведет интеграторы 2.1i.,2,N в режим списывани  (интегрирование опорного напр жени , поступающего от источника 3 опорного напр жени ). Длительность сигнала Накопление 2 шины 30 Т ,о,„ определ етс  соотношением

т 2

нак

Одновременно с этим сигнал высокого уровн  поступит на первый вход элемента И-НЕ 17, счетный вход счетчика 15, что вызовет его переключение и изменение адреса на шине 28, и на синхронизирующий вход триггера 14, что вызовет его переключение в состо ние О в том случае, если он был в 1, и на вход установки и О регистра 4, Поступление высокого уровн  на вход установки в О регистра 4 переведет его (регистр) из режима принудительного обнулени  в режим отслеживани  входной информа- ции, поступающей на информационные входы с выходов интеграторов 2,1,,, ,,,2,N, С этого момента регистр 4, служащий дл  синхронизации сигналов с интеграторов 2.1,,,2,N с частотой

с генератора 7 триггер 12 установитс  в О, сигналом со своего пр мого выхода разрешит счетчику 8 режим загрузки кодом, поступающим с задатчигенератора 7 с целью устранени  гонок 45 Следующим импульсом тактовой частоты в регистрах 5.1.,,5.N, будет фиксировать поступающую на него информацию по приходу фронта 0-1 каждого импульса тактовой частоты, снимаемой с инверсного выхода генератора 7, По- 50 ка 6, и установит триггер 10 в 1

что вызовет установку триггера 11 в О, выставление сигнала Сброс 1 в сн тие сигнала Списывание 3 шиг ны 30, Сн тие сигнала Списывание 3 55 шины 30 вызовет в свою очередь установку в О тех разр дов регистра 4 (вых.4 фиг.2), которые к этому времени по каким-либо причинам (например, неисправность интегратора или датчискольку к этому времени на информационных входах регистра 4 уже присутствуют сигналы высокого уровн  (особенность работы интеграторов в том, что производитс  интегрирование от достигнутого в предыдущем такте - накоплении - уровн  до нул , т.е, в момент начала списывани  импульс с интегратора уже присутствует

0 5 0

5

0

5

0

и кончаетс  в момент достижени  интегратором о), то после первого же импульса с инверсного выхода генератора 7 на выходах регистра 4 по в тс  сигналы высокого уровн , которые поступ т на соответствующие входы синхронизации регистров 5,I..,5«N, Регистры 5,1...5.N с трем  состо ни ми  вл ютс  так называемыми защелками , т.е. при поступлении на их вход синхронизации высокого уровн  они начинают отслеживать изменени  входной информации, поступающей на их информационные входы со счетчика 8. В момент достижени  i-M интегратором (или нескольких интеграторов одновременно) нул  на его выходе по витс  низкий уровень, который s(a- фиксируетс  в соответствующем (i-м) разр де регистра 4, Низкий уровень сигнала с i-ro выхода регистра поступает на вход синхронизации регистра 5,1, тем самым будет запрещено изменение информации в регистре 5,1, Таким образом по мере поступлени  сигналов низкого уровн  с интеграторов 2,I,,.2,N в регистрах 5,1.,,5,N будут зафиксированы значени  кодов, соответствующие величинам преобразуемых входных сигналов,

По достижении счетчиком 8 значени  выходного кода 1 1 .,, И на его выходе переноса снова сформируетс  высокий уровень, который поступит на второй вход элемента И-НЕ 17, на первом входе которого к этому времени уже присутствует высокий уровень с пр мого выхода триггера 11. Сигнал низкого уровн  с выхода элемента И-НЕ 17 ус-,, тановит в 1 триггер 4 и поступит на информационный вход триггера 12 и вход разрешени  счета счетчика 8, запретив ему (счетчику) при этом счет,

с генератора 7 триггер 12 установитс  в О, сигналом со своего пр мого выхода разрешит счетчику 8 режим загрузки кодом, поступающим с задатчиСледующим импульсом тактовой частоты ка 6, и установит триггер 10 в 1

ка) еще имели высокий уровень, блоки- ронка счета счетчика 8 нужна дл  того, чтобы устранить гонки в регистрах 5.1...5,N дл  этого случа  и зафиксировать в отказавшем канапе код (вых.Зк фиг.2) 11...П, что в дальнейшем с помощью допускового контрол  может быть идентифицировано как отказ .

Следующим импульсом тактового гене нератора 7 счетчик загрузитс  кодом М задатчика 6, триггер 12 установитс  в 1 и начнетс  новый цикл преобразовани .

Наличие высокого уровн  на выходе 29, снимаемого с пр мого выхода триггера 14, сигнализирует потребителю (ЭВМ) о том, что элементарный цикл .преобразовани  закончен и в регист- pax 5.1...5.N подготовлена истинна  информаци . Съем данных с регистров 5.1..,5.N осуществл етс  путем поочередной подачи импульсов низкого уровн  на входы 25.1...25.N. При этом тот регистр 5.J, на вход разрешени  выхода которого подан сигнал низкого уровн  с входа.25.j,переведет свой выход в активное состо ние и выставит свое содержимое на шину 27 данных,По окончании чтени  всех регистров потребитель (ЭВМ ) устанавливает триггер 14 в нулевое состо ние путем подачи импульса низкого уровн  с входа 26. Следует подчеркнуть, что чтение всех регистров должно быть осуществлено за врем , не превышающее (Тр5-р -Тцд) с момента по влени  высокого уровн  на выходе 29, в противном случае информаци  будет поте- р на, а триггер 14 будет установлен в О по влением сигнала Списывание на пр мом выходе триггера 11, Информаци  о номере преобразованного канала поступает потребителю по шине 28 адреса, при этом истинный адрес каналп равен адресу на шине 28 минус , так как к моменту по влени  сигнала готовности на выходе 29 уже произошел сдвиг адреса. Сдвиг адреса сразу по окончании режима накоплени  вызван тем, что входным схемам .(согласующие устройства) нужно определенное врем  на их точную установку. При таком способе коммутации адреса это врем  равно где Tcr,Ho 2 /f.

По достижении счетчиком 15 состо ни  1...1 и по началу очередного импульса Списывание 3 с пр мого выхода триггера 11 на выходе переноса счетчика 15 сформируетс  сигнал кого уровн , который по окончании импульса Списывание снова примет высокий уровень, при этом фронтом О-Г сигнала переноса счетчика адреса 15 триггер 13 установитс  в состо ние О и система снова перейдет в состо ние ожидани . Полный цикл преобразовани  закончен.

Claims (2)

1. Многоканальное устройство дл  ввода аналоговой информации, содержащее блок управлени , мультиплексоры, счетчик, блок пам ти, выходы которого  вл ютс  информационными выходами устройства, первый и второй входы блока управлени   вл ютс  соответст-- венно первым и вторым входами синхронизации устроййтва, выходы группы блока управлени  соединены с адресными входами мультиплексоров, отличающеес  тем что, с целью повышени  достоверности вводимой информации, в устройство введены интеграторы , регистр, генератор,импульсов , задатчик кодов, источник опорного напр жени , информационные входы мультиплексоров  вл ютс  информационными , входами устройства, выходы мультиплексоров соединены с первыми информационными входами интеграторов, выход источника опорного напр жени  соединен с вторыми информационными iвходами интеграторов, выходы Которых соединены с информационными входами регистра, выходы которого соединены с входами записи блока пам ти, выходы задатчика кодов соединены с входами параллельной записи счетчика, выходы младших разр дов которого соединены с информационными входами блока пам ти , выход старшего разр да счетчика соединен с четвертым входом блока управлени , выход переполнени  первого счетчика соединен с п тым входом блока управлени , пр мой выход генератора импульсов соединен со счетным входом счетчика и третьим входом блока управлени , а инверсный выход - с входом записи регистра, четвертый, п тый и шестой выходы блока управлени  соединены с первым, вторым и третьим входами управлени  интеграторов соответственно, вход сброса регистра

соединен с шестым выходом блока управлени , входы управлени  блока пам ти  вл ютс  входами считывани  устройства , выходы группы блока управле- ни   вл ютс  адресными выходами устройства , шестой вход,блока управлени   вл етс  третьим входом синхронизации устройства, третий выход блока управлени   вл етс  выходом синхрони- зации устройства, первый и второй выходы блока управлени  соединены соответственно с входом разрешени  работы и входом записи счетчика.

2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит п ть триггеров, счетчик , задатчик кодов, элемент И-НЕ, два элемента И, элемент НЕ, синхро- вход первого триггера и вход элемента НЕ  вл ютс  четвертым входом блока , первый вход элемента И-НЕ  вл етс  п тым входом блока, входы сброса и установки четвертого триггера  вл ютс  соответственно первым и вторым входами блока, выход четвертого триггера соединен с входом сброса третьего триггера и входом записи счетчика, информационные выходы которого  вл ютс  выходами Группы блока, выход переполнени  счетчика соединен с .синхровходом четвертого триггера.

5

0

5

0

входы параллельной записи счетчика соединены с выходами задатчика кодов, пр мой выход первого триггера  вл етс  четвертым выходом блока, инверсный выход первого триггера соединен с первым входом первого элемента И и входом сброса второго триггера, пр мой выход которого соединен с вторым входом элемента И-НЕ, счетным входом счетчика, синхровходом п того триггера и  вл етс  шестым выходом блока, инверсный выход второго триггера соединен с вторым входом первого элемента И, выход которого  вл етс  п тым выходом блока, выход элемента НЕ соединен с синхровходом второго триггера, второй вход второго элемента И соединен с входом сброса четв.ер- того триггера, первый вход второго элемента И  вл етс  шестым входом блока, вь1ход второго элемента И соединен с входом сброса п того триггера , выход которого  вл етс  третьим выходом блока, выход элемента И-НЕ соединен с информационным входом третьего триггера, входом установки п того триггера и  вл етс  первым выходом блака, синхровход третьего триггера  вл етс  третьим входом блока , выход третьего триггера соединен с входом установки первого триггера и  вл етс  вторым выходом блока.

ff б|

«

Ф(1-г

8л Л

BuKit

вм«

Огв„.,

а

вмх ер

But П

ewxf 18

вМ ti

SMftK

Ла

&мЧ

Вш

вмА

Выд 8iu2f

n|immm---jiimnjuuu---ju nnnnnf---jimumnnnr--- лллдлллпг лшшлгцишлг

i±xyx OLr:xxy Jxicx:i j(ЛПСГУУТУ-

I. . . .

-Ц

attr :rzi xxxx::xcxxx )

преоУрозоВат  по f каналу

Завершите а,ихла. пре oSgosoSaMM flit Seen

и,

on

ивк

г

Согласующее ycmf oijcrrtgo

.З

-Ц

Завершите а,ихла. пре oSgosoSaMM flit Seen

Фае,2

каналам

AV.

h

/с

м

Г