SU1672450A1 - Блок анализа значимости за вки - Google Patents
Блок анализа значимости за вки Download PDFInfo
- Publication number
- SU1672450A1 SU1672450A1 SU894691592A SU4691592A SU1672450A1 SU 1672450 A1 SU1672450 A1 SU 1672450A1 SU 894691592 A SU894691592 A SU 894691592A SU 4691592 A SU4691592 A SU 4691592A SU 1672450 A1 SU1672450 A1 SU 1672450A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- shift register
- counter
- block
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Изобретение относитс к дискретной автоматике и вычислительной технике и может быть использовано в системе коллективного обслуживани , в частности дл обеспечени последовательности эффективного подключени источников информации к приемнику информации (ЭВМ), а также при разработке коммуникационных сетей св зи других типов. Цель изобретени - сокращение объема оборудовани . Блок анализа значимости содержит сдвиговый регистр 1, группу элементов И 14, два элемента ИЛИ 6, 7 дешифратор 2, счетчик 15, триггер 8, формирователь импульсов 9. В блоке сдвиговый регистр 1 используетс не только дл преобразовани информации из последовательного кода в параллельный, но и дл хранени этой информации в дальнейшем в статическом виде. 1 ил.
Description
Изобретение относится к дискретной автоматике и вычислительной технике и может быть использовано в системе коллективного обслуживания, $ в частности, для обеспечения последовательности эффективного подключения источников информации к приемнику информации (ЭВМ), а также при разработке коммуникационных сетей связи ю других типов»
Цель изобретения - сокращение объема оборудования»
На чертеже приведена структурная схема блока» 15
Блок анализа значимости заявки содержит сдвиговый регистр 1, дешифратор 2, тактовый вход 3, кодовый вход 4, вход 5 запуска блока, элементы 20 ИЛИ би/, триггер 8, формирователь · (9 импульсов, вход 10 считывания, вход 11 сброса, ответный вход 12, выход 13, элементы И 14 и счетчик 15».
Блок анализа значимости заявок ’ 25 работает следующим образом»
Предварительно по входу 5 в единичное состояние устанавливается триггер 8, сигнал с выхода которого разрешает запись информации в регистр ·}θ 1, по входу 4 в регистр 1 с помощью сигналов по входу 3 записывается код •значимости соответствующей заявки. В результате на одном из выходов дешифратора 2 появляется 1'’, которая поступает на второй вход соответствующего элемента И 14 группы» Затем на вход 10 поступают импульсы считывания» Подсчет импульсов с входа 10 осуществлят счетчик 15» С единицей на до .соответствующем элементе И 14 через элемент ИЛИ 6 с помощью формирователя на выход 13 выдается сигнал. После поступления ответного сигнала по входу 12 блок приводится в исходное состояние »
Claims (1)
- Формула изобретенияБлок анализа значимости заявки, содержащий сдвиговый регистр, дешифратор, счетчик, группу элементов И, два элемента ИЛИ, причем выходы сдвигового регистра соединены с входами дешифратора, выход каждого разряда счетчика соединен с первым входом одноименного элемента И группы, выходы которых соединены с входами .первого элемента ИЛИ, вход сброса счетчика соединен с выходом второго элемента ИЛИ, кодовый вход блока соединен с информационным входом сдвигового регистра, тактовый вход которого соединен с тактовым входом блока, счетный вход блока соединен со счетным входом счетчика, вход сброса блока и ответный вход блока соединены соответственно с первым и вторым входами второго элемента ИЛИ, отличающийся тем, что, с целью сокращения объема оборудования, он содержит триггер и формирователь импульсов, причем выход второго элемента ИЛИ соединен с нулевым входом триггера, единичный вход которого соединен с входом запуска блока, единичный выход триггера соединен с управляющим входом сдвигового регистра, выход первого элемента ИЛИ соединен с · входом формирователя импульсов, выход которого соединен с выходом блока, каждый выход дешифратора соединен с вторым входом одноименного элемента И группы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894691592A SU1672450A1 (ru) | 1989-05-19 | 1989-05-19 | Блок анализа значимости за вки |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894691592A SU1672450A1 (ru) | 1989-05-19 | 1989-05-19 | Блок анализа значимости за вки |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1672450A1 true SU1672450A1 (ru) | 1991-08-23 |
Family
ID=21447686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894691592A SU1672450A1 (ru) | 1989-05-19 | 1989-05-19 | Блок анализа значимости за вки |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1672450A1 (ru) |
-
1989
- 1989-05-19 SU SU894691592A patent/SU1672450A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1073775, кло G 06 F 0/46, 1982. Авторское свидетельство СССР № 1142835, кло G 06 F 9/46, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1672450A1 (ru) | Блок анализа значимости за вки | |
RU2026608C1 (ru) | Устройство для контроля t-кодов | |
SU1495778A1 (ru) | Многоканальное устройство дл ввода аналоговой информации | |
RU2060602C1 (ru) | Устройство для многоканальной обработки информации | |
SU1709293A2 (ru) | Устройство дл ввода информации | |
SU1265772A1 (ru) | Многоканальное устройство приоритета | |
SU1179308A1 (ru) | Устройство дл сопр жени аналого-цифрового преобразовател с цифровой вычислительной машиной | |
SU1513440A1 (ru) | Настраиваемое логическое устройство | |
RU2075829C1 (ru) | Преобразователь частоты в код | |
SU1211727A1 (ru) | Приоритетное устройство | |
SU1751859A1 (ru) | Многоканальный преобразователь последовательного кода в параллельный | |
RU1774502C (ru) | Устройство дл контрол избыточных кодов | |
SU1418732A1 (ru) | Устройство дл моделировани процесса контрол программного обеспечени ЭВМ | |
SU1667082A1 (ru) | Устройство мажорировани | |
SU535583A1 (ru) | Устройство дл обработки телеизмерительной информации | |
RU2023291C1 (ru) | Устройство для распределения заданий в терминальной сети | |
SU805310A1 (ru) | Многоканальное устройство приоритета | |
SU1427577A1 (ru) | Устройство приведени кодов Фибоначчи к минимальной форме | |
SU1282131A1 (ru) | Многоканальное устройство дл обработки запросов | |
SU1633529A1 (ru) | Устройство дл мажоритарного выбора асинхронных сигналов | |
SU1575168A1 (ru) | Устройство дл выделени медианы трех чисел | |
SU1374225A1 (ru) | Многоканальное устройство приоритета | |
SU1488802A1 (ru) | Устройство для ассоциативной загрузки вектора данных переменного формата | |
SU1262473A1 (ru) | Устройство дл ввода информации | |
SU1249529A1 (ru) | Устройство дл моделировани топологии сетей |