SU1427577A1 - Устройство приведени кодов Фибоначчи к минимальной форме - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  приведени  кодов избыточных систем счислени  к минимальной форме. Целью изобретени   вл етс  расширение области применени  за счет приведени  к минимальной форме кодов двоичной избыточной системы счислени . Устройство содержит блоки свертки , каждый из которых выходы 2 и 3, входы 4-15 и содержит триггер 16, элементы И 17-22, элементы ИЛИ 23-28. 1 з.п.ф-лы, 2 ил.

Description

(Л

4 to

сл

qStus.Z

Изобретение относитс  к вычислительной технике и может быть использовано дл  приведени  кодов избыточных систем счислени  к минимальной форме.

Целью изобретени   вл етс  расширение области применени  за счет приведени  к минимальной форме кодов двоичной избыточной системы счислени .

На фиг.1 приведена функциональна  схема устройства; на фиг.2 - схема блока свертки.

Устройство содержит блоки 1 сверт ки, каждый блок свертки имеет пе рвьй и второй выходы 2 и 3, первый - одиннадцатый входы 4-15, каждый блок свертки - триггер 16, элементы И 17- 22, элементы ИЛИ 23-28.

Устройство работает следующим об разом.

В начальном состо нии триггеры 16 блоков обнулены. Входной код подаетс  на входы 11 блоков 1, е,п;иничные информационные сигналы поступают через элементы ИЛИ 24 на счетные входы триггеров 16 соответствующих разр дов и перевод т их в единичные состо ни . При подаче разрешающего сигнала на входы 8 блоков 1 осуществл етс  свертка кодов Фибоначчи. При этом с .помощью элемента И 17 в каждой группе из трех смежных разр дов вьщел ютс  ком бинации типа 110 и при наличии подоб ной комбинации на выходе элемента И 16 формируетс  единичнБй сигнал, который , проход  через элемент ИЛИ 24, поступает на счетный вход триггера 16 и переводит его в единичное состо  ние. Этот же сигнал через элемент ИЛИ 23 поступает на выход 3 блока 1 и далее на входы 6 и 7 блоков 1 сверт ки младших разр дов, в которых он проходит через элементы ИЛИ 25, И 20, ИЛИ 28 и обнул ет триггер 16. В результате кодова  комбинаци  110 в трех смежных разр дах переходит в комбинацию 001.

При приведении кодов в двоичной избыточной системе счислени  разрешающие сигналы попеременно подаютс  на входы 9 и 10 блоков 1. В результа- те этого с помощью элементов И 18 выдел ютс  кодовые комбинации, когда значение i-ro разр да .нулевое, а значени  (i-1)-ro и (i-5)-ro разр дов единичные. С помощью элемента И 19 вьщел ютс  комбинации, когда значение i-ro разр да нулевое, а значени  (i-2)-ro и (i-3)-ro разр дов единич

20

25

|Q

50 55

30

35

40

45

ные. Далее сигналы с выходов элементов И 18 и 19 через элемент ИЛИ 24 перевод т триггер 16 i-ro разр да в единичное значение, а через элемент И 23 блока 1 i-ro разр да и элементы ИЛИ 26, И 21 и ИЛИ 28 перевод т триггеры 16 блоков 1 (i-l)-ro и (i-5) -ro разр дов в нулевое состо ние. Обнуление триггеров 16 блоков 1 свертки (i-2)-ro и (i-3)-ro разр дов производитс  с помощью сигнала, поступающего на вход обнулени  триггера 16 через элементы ИЛИ 27, И 22 к ИЛИ 28 блока 1 соответствующего разр да. Выходной код снимаетс  с выходов 2 блоков 1.

Claims (2)

1.Устройство приведени  кодов Фибоначчи к минимальной форме, содержащее п блоков свертки (п - разр дность кода), первьй выход i-ro блока свертки (,...,п)  вл етс  i-м информационным выходом устройства и соединен с первым входом (i+1)-ro блока свертки и вторым входом (i+2)-го блока свертки, второй выход i-ro (, ...,n) блока свертки соединен с третьим входом (i-1)-ro блока свертки

и четвертым входом (i-2)-ro блока свертки, объединённые п тые, шестые и седьмые входы блоков свертки  вл ютс  соответственно первым, вторым и третьим управл ющими входами устройства , восьмой вход каждого блока свертки  вл етс  соответствующим информационным входом устройства, о личающеес  тем, что, с целью расширени  области применени  за счет приведени  к минимальной форме кодов избыточной системы счисле- . ни , дев тый вход (i-5)-ro блока свертки объединен с дёй тым входом (i-3)-ro блока свертки и подключен ко второму выходу i-ro блока свертки, одиннадцатый вход (i+5)-ro и двенадцатый вход (i+3)-ro блоков свертки подключены к первому выходу блока свертки.

2.Устройство по п.1, о т л и - чающеес  тем, что блок свертки содержит триггер, элементы И и элементы ИЛИ, пр мой выход триггера подключен к первому выходу блока свертки, инверсный выход триггера подключен к объединенным первым входам первого, второго и третьего эле-ментов И, вторые входы которых объединены с первыми входами соответственно четвертого, п того и шестого элементов И и подключены соответственно к п тому, шестому-и седьмому входам блока свертки, третий и четвертый входы первого элемента И объединены с третьими входами соответственно второго и третьего элементов И и подключены соответственно к пер- Boi-iy и второму входам блока свертки, четвертые входы второго и третьего элементов И подключены соответственно к одиннадцатому и двенадцатому входам блока свертки, выходы первого второго и третьего элементов И соединены соответственно с объединенными первыми, вторыми и третьими входами первого и второго элементов ИЛИ, выход первого элемента ИЛИ подключен

0

5

0

к второму выходу блока свертки, четвертый вход второго элемента ИЛИ подключен к восьмому входу блока свертки , а выход - к счетному входу триггера , первый и.второй входы третьего элемента ИЛИ объединены с первыми входами соответственно четвертого и п того элементов ИЛИ и подключены соответственно к третьему и четвертому входам блока свертки, вторые входы четвертого и п того элементов ИЛИ подключены соответственно к дев тому и дес тому входам блока свертки, выходы третьего - п того элементов ИЛИ подключены к вторым входам соответственно четвертого - шестого элементов И, выходы которых соединены с соответствующими входами шестого элемента ИЛИ, выход которого соединен с входом обнулени  триггера.