SU1589263A1 - Устройство дл ввода информации - Google Patents
Устройство дл ввода информации Download PDFInfo
- Publication number
- SU1589263A1 SU1589263A1 SU884496783A SU4496783A SU1589263A1 SU 1589263 A1 SU1589263 A1 SU 1589263A1 SU 884496783 A SU884496783 A SU 884496783A SU 4496783 A SU4496783 A SU 4496783A SU 1589263 A1 SU1589263 A1 SU 1589263A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- output
- switch
- outputs
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам ввода информации, и может найти применение в псевдомультипроцессорных системах. Цель изобретени - упрощение устройства. Указанна цель достигаетс тем, что в известное устройство, содержащее формирователи кодов, элементы ИЛИ и коммутатор, введены синхрогенератор, два блока элементов ИЛИ, два регистра, два триггера и четыре элемента И, что сократило количество св зей обмена информацией с несколькими источниками. Устройство содержит первый и второй формирователи кодов, первый и второй блоки элементов ИЛИ, первый и второй регистры, первый и второй элементы ИЛИ, с первого по четвертый ИЛИ элементы, генератор импульсов и коммутатор. Указанна цель достигаетс введением первого и второго блоков элементов ИЛИ, первого и второго ИЛИ элементов, с первого по четвертый ИЛИ элементов и генератора. 1 ил.
Description
Изобретение относитс к автоматике и вычислительной технике, в част-, ности к устройствам ввода информации и может найти применение в псевдомультипроцессорных системах.
Цель изобретени - упрощение устройства .
На чертеже приведена схема устройства .
Устройство содержит первый формирователь 1 кодов, первый блок 2 элементов ИЛИ, первый регистр 3, элемент 4 ИЛИ, первый элемент 5 И, первый триггер 6, второй элемент 7 И, формирователь 8 кодов, второй блок 9 эле- ментов ИЛИ, второй регистр 10, второй элемент П ИЛИ, третий элемент 12 И,
второй триггер 13, четвертый элемент 14 И, генератор 15 импульсов и коммутатор 16.
Устройство работает следующим образом .
Перед началом ввода информации регистры 3, 10 и триггеры 6, 13 приво- д тс в исходное состо ние по цеп м первоначальной установки (не noKiasaны ) .
При поступлении информации с одного из формирователей 1, 8 регистр 3 или 10 фиксирует ее по сигналу генератора 15, Информаци регенерируетс в регистрах 3 и 10 по цеп м обратной св зи через блоки 2 и 9, Одновременно с поступлением информации
31
После ее записи в регистры 3 или 10 Срабатьтает элемент 4(11) ИЛИ и при Отсутствии 1 в триггере 13(6) в Триггер 6(13) записываетс l, разрешающа вьщачу информации из регист ра 3(10) на выход устройства через коммутатор 16, При этом выдача информации из регистра 10(6) блокируетс выдачей на элемент 12(5) И сигнала
нулевого уровн с триггера 6(13). Цо окончании приема информации внеш- йим устройством на вход данного уст- 1 ойства поступает сигнал установки $ О триггера 6(13) через элемент
(4) И.
Указанным образом выводитс во Внешнее устройство люба информаци ,, Сформированна в определенный период Времени на входах блоков 2 или 9.
Выполнение устройства ввода ука- ёанным выше образом позвол ет упростить систему св зи с внешними форми- 1 овател ми кодов потребител информа , в качестве которого может служить. ЭВМ. При этом одна ЭВМ может работат Ц режиме псевдомультипроцессорной т ашинной системы.
: Преимуш:ества устройства очевидны г|ри использовании в качестве потре- (ител (анализатора) информации ЭВМ, способной обмениватьс информацией лишь с одним источником.
Фор-мула изобретени
Устройство дл ввода информации, Содержащее первый и второй регистры, Первый и второй триггеры и коммутатор , выход коммутатора вл етс информационным выходом устройства, о т л и - Чающеес тем, что, с целью упрощени устройства, в него введены генератор импульсов, первьй и второй элементы ИЛИ, первый и второй блоки
I
5
10
15
20
5
0
5
0
5
элементов ИЛИ и с первого по четвертый элементы И, первые группы входов первого и второго блоков элементов ИЛИ вл ютс информационными входами устройства, втора группа входов первого блока элементов ИЛИ соединена с выходами первого регистра, с входами первого элемента ИЛИ и первой группой входов коммутатора, втора группа входов второго блока элементов ИЛИ соединена с выходами второго регистра, с входами второго элемента ИЛИ и второй группой входов коммутатора, выходы первого и второго блоков элементов ИЛИ соединены соответственно с информационными.входами первого и второго регистров, тактовые входы которых соединены с выходом генератора импульсов, входы сброса первого регистра и первого триггера соединены с выходами второго.элемента И, первый вход которого соединен с пр мым выходом первого триггера, первым управл ющим входом ,коммутатора и вл етс первым управл ющим выходом устройства , ззход сброса второго регистра соединен с входом сброса второго триггера и выходом четвертого элемента И, первый вход которого соединен с пр мым выходом второго триггера, вторым управл ющим входом коммутатора и вл етс вторым управл ющим выходом устройства, вторые входы второ- го и четвертого элементов И вл ютс управл ющим входом разрешени устройства , выходы первого и второго элементов ИЛИ соединены соответственно с первыми входами первого и третьего элементов И, выходы которых соединены соответственно с входами установки первого и второго триггеров, инверсные выходы которых соединены соответ- ственно с вторыми входами третьего и первого элементов И.
Claims (1)
- Формула изобретенияУстройство для ввода информации, Содержащее первый и второй регистры, Первый и второй триггеры и коммутатор, выход коммутатора является инфорМационным выходом устройства, о т л и 4 а ю щ е е с я 'тем, что, с целью упрощения устройства, в него введены генератор импульсов, первый и второй элементы ИЛИ, первый и второй блоки I ’ элементов ИЛИ и с первого по четвертый элементы И, первые группы входов первого и второго блоков элементов ИЛИ являются информационными входами устройства, вторая группа входов первого блока элементов ИЛИ соединена с выходами первого регистра, с входами первого элемента ИЛИ и первой группой входов коммутатора, вторая группа входов второго блока элементов ИЛИ соединена с выходами второго регистра, с входами второго элемента ИЛИ и второй группой входов коммутатора, выходы первого и второго блоков элементов ИЛИ соединены соответственно с информационными.входами первого и второго регистров, тактовые входы которых соединены с выходом генератора импульсов, входы сброса первого регистра и первого триггера соединены с выходами второго.элемента И, первый вход которого соединен с прямым выходом первого триггера, первым управляющим входом коммутатора и является первым управляющим выходом устройства, вход сброса второго регистра соединен с входом сброса второго триггера и выходом четвертого элемента И, первый вход которого соединен с прямым выходом второго триггера, вторым управляющим входом коммутатора и является вторым управляющим выходом устройства, вторые входы второго и четвертого элементов И являются управляющим входом разрешения устройства, выходы первого и второго элементов ИЛИ соединены соответственно с первыми входами первого и третьего элементов И, выходы которых соединены соответственно с входами установки первого и второго триггеров, инверсные выходы которых соединены соответственно с вторыми входами третьего и первого элементов И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884496783A SU1589263A1 (ru) | 1988-10-31 | 1988-10-31 | Устройство дл ввода информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884496783A SU1589263A1 (ru) | 1988-10-31 | 1988-10-31 | Устройство дл ввода информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1589263A1 true SU1589263A1 (ru) | 1990-08-30 |
Family
ID=21405326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884496783A SU1589263A1 (ru) | 1988-10-31 | 1988-10-31 | Устройство дл ввода информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1589263A1 (ru) |
-
1988
- 1988-10-31 SU SU884496783A patent/SU1589263A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1589263A1 (ru) | Устройство дл ввода информации | |
SU1496004A1 (ru) | Устройство дл преобразовани дополнительного двоичного кода в знакоразр дный | |
RU2030107C1 (ru) | Парафазный преобразователь | |
SU1137468A1 (ru) | Устройство приоритета | |
SU1691851A1 (ru) | Устройство дл планировани радиолиний спутниковой св зи | |
SU1061075A2 (ru) | Устройство автоматизированного контрол электронных систем | |
SU1091191A1 (ru) | Устройство дл моделировани веро тностного графа | |
SU1406589A1 (ru) | Устройство дл ввода информации | |
SU468234A1 (ru) | Устройство дл ввода дискретных данных | |
SU1425608A1 (ru) | Устройство дл выделени сигналов реверса | |
SU1746393A1 (ru) | Устройство дл обучени операторов | |
SU1427577A1 (ru) | Устройство приведени кодов Фибоначчи к минимальной форме | |
SU1273959A2 (ru) | Устройство дл моделировани веро тностного графа | |
SU1541552A1 (ru) | Устройство дл измерени временных интервалов | |
SU1487063A2 (ru) | Устройство для перебора сочета?,'гй .. (?-7) | |
SU1471193A1 (ru) | Устройство дл контрол оптимальных Р-кодов Фибоначчи | |
SU1478204A1 (ru) | Устройство дл ввода информации | |
SU1280600A1 (ru) | Устройство дл ввода информации | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU847509A1 (ru) | Декодер | |
SU1277117A1 (ru) | Устройство дл фиксации неустойчивых сбоев | |
SU702373A1 (ru) | Устройство дл ввода информации | |
SU1410048A1 (ru) | Устройство сопр жени вычислительной системы | |
SU1525885A1 (ru) | Формирователь импульсов | |
SU798815A1 (ru) | Устройство дл сравнени чисел |