SU1496004A1 - Устройство дл преобразовани дополнительного двоичного кода в знакоразр дный - Google Patents

Устройство дл преобразовани дополнительного двоичного кода в знакоразр дный Download PDF

Info

Publication number
SU1496004A1
SU1496004A1 SU874334311A SU4334311A SU1496004A1 SU 1496004 A1 SU1496004 A1 SU 1496004A1 SU 874334311 A SU874334311 A SU 874334311A SU 4334311 A SU4334311 A SU 4334311A SU 1496004 A1 SU1496004 A1 SU 1496004A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
distributor
code
register
Prior art date
Application number
SU874334311A
Other languages
English (en)
Inventor
Сергей Валентинович Редькин
Сергей Борисович Плешаков
Original Assignee
Особое конструкторско-технологическое бюро "Парсек" при Тольяттинском политехническом институте
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Особое конструкторско-технологическое бюро "Парсек" при Тольяттинском политехническом институте filed Critical Особое конструкторско-технологическое бюро "Парсек" при Тольяттинском политехническом институте
Priority to SU874334311A priority Critical patent/SU1496004A1/ru
Application granted granted Critical
Publication of SU1496004A1 publication Critical patent/SU1496004A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к импульсной технике и может использоватьс  в вычислительных системах. Устройство преобразует параллельный дополнительный двоичный код в знакоразр дный последовательный двоичный код с фиксированной зап той, подава  на выход 12, знаковый разр д, а на выход 11 - остальные разр ды кода, что расшир ет область применени  устройства. Устройство содержит информационные 1, управл ющий 2 и тактовый 3 входы, регистр 4 сдвига, распределитель 5 импульсов, элемент НЕ 6, элементы И 7, 8, элементы ИЛИ 9, 10, информационный 11 и знаковый 12 выходы. 2 ил.

Description

;;
4 СО
Oi
1
Изобретение относитс  к импульсной технике и может использоватьс  в вычислительньк системах.
Целью изобретени   вл етс  рас ширение области применени  устройства за счет формировани  знакового разр да.
На фиг. 1 изображена функциональна  схема устройства дл  преобразовани  дополнительного двоичного кода в знакоразр дный; на.фиг. 2 - временные диаграммы по сн ющие работу устройства.
Устройство дл  преобразовани  дополнительного двоичного кода в знакоразр дный содержит информационные 1, управл ю1дий 2 и тактовьй 3 входы, регистр 4 сдвига, распределитель 5 импуЛьсов, элемент НЕ 6, первый 7 и второй 8 элементы И, пер- вьйй 9 и второй 10 элементы ИЛИ, информационный 11 и знаковый 12 вьжоды. Сущность технического решени  заключаетс  в том, что если знаковый разр д дополнительного кода числа подавать на выход 12, а остальные разр ды - на выход 11 у то в результате получитс  знакоразр дный код числа.
Так, например, число +3(0011): Число0011
Состо ние вы-,
хода 110011. или 3-0 3,
Состо ние выхода 120000 а число -3 (1101) будет преобразовано так:
Число1101
Состо ние выхода 110101 или 5-8 4 3. Состо ние выхода 121000 Регистр % необходим дл  преобразовани  параллельного дополнительного двоичного кода числа в последо- вательньй.
Устройство работает следующим образом.
По стробу записи, поступающему на управл ющий вход 2, дополнительный двоичный код числа вводитс  через информационный вход 1 В регистр 4 так, что зг1аковый разр д кода по10
15
20
25
30
35
40
45
50
ИЛИ 9 и 10 на выходы Я и 12 устройства , формиру  маркер, по которому определ етс  начало последователь- ного знакоразр дного кода.
По заднему фронту первого после строба записи тактового импульса, поступившего на тактовый вход 3 устройства , по вл етс  импульс на выходе б распределител  5, который поступает на входы элементов НЕ 6 и И 8. При этом сигналом с выхода элемента НЕ 6 закрываетс  элемент И 7, откл1§- ча  выход 11, и знаковый разр д дополнительного кода с выхода регистра 4 проходит через элементы И 8 и ИЛИ 10 на выход 12,
В каждом следующем такте под действием импульсов с выхода в ра спре- делител  5 происходит сдвиг кода в регистре 4 на один разр д в сторону - старших разр дов. При этом элемент И 8 закрыт, выход 12 отключен, а элемент И 7 открыт сигналом с выхода элемента НЕ 6 и пропускает очередные разр ды дополнительного кода числа на вход элемента ИЛИ 9 и далее на выход 11 устройства.
Таким образом, устройство преобразует параллельный дополнительный двоичный код в знакоразр дный после- довател-ьный двоичный код с фиксированной зап той.

Claims (1)

  1. Формула изобретен и  
    Устройство дл  преобразовани  дополнительного двоичного кода в зна- коразр дньй, содержащее элемент НЕ, выход которого соедине н с первым входом первого элемента И, выход которого соедини с первым входом первого элемента ИЛР1, выход которого  вл етс  информационным выходом устройства, и второй элемент И, о т - л и ч-а ю щ е е с   тем, что, с целью расширени  .области применени  устройства за счет формировани  знакового разр да, в него введены ре- гис тр, распределитель импульсов .и второй элемент ИШ1, тактовый вход распределител  импульсов и информа ционные входы регистра  вл ютс  сопадает на его последовательный выход.ответственно -«актовым и информационПри этом распределитель 5 импуль-ньии входами устройс ва, первьй высоБ устанавливаетс  в исходное сое-ход распределител  импульсов соедито ние . Импульс с выхода а распреде-нен с входом элемента НЕ и первым
    лител  5 поступает через элементывходом второго элемента И, выход ко0
    5
    0
    5
    0
    5
    0
    5
    0
    ИЛИ 9 и 10 на выходы Я и 12 устройства , формиру  маркер, по которому определ етс  начало последователь- ного знакоразр дного кода.
    По заднему фронту первого после строба записи тактового импульса, поступившего на тактовый вход 3 устройства , по вл етс  импульс на выходе б распределител  5, который поступает на входы элементов НЕ 6 и И 8. При этом сигналом с выхода элемента НЕ 6 закрываетс  элемент И 7, откл1§- ча  выход 11, и знаковый разр д дополнительного кода с выхода регистра 4 проходит через элементы И 8 и ИЛИ 10 на выход 12,
    В каждом следующем такте под действием импульсов с выхода в ра спре- делител  5 происходит сдвиг кода в регистре 4 на один разр д в сторону - старших разр дов. При этом элемент И 8 закрыт, выход 12 отключен, а элемент И 7 открыт сигналом с выхода элемента НЕ 6 и пропускает очередные разр ды дополнительного кода числа на вход элемента ИЛИ 9 и далее на выход 11 устройства.
    Таким образом, устройство преобразует параллельный дополнительный двоичный код в знакоразр дный после- довател-ьный двоичный код с фиксированной зап той.
    Формула изобретен и  
    Устройство дл  преобразовани  дополнительного двоичного кода в зна- коразр дньй, содержащее элемент НЕ, выход которого соедине н с первым входом первого элемента И, выход которого соедини с первым входом первого элемента ИЛР1, выход которого  вл етс  информационным выходом устройства, и второй элемент И, о т - л и ч-а ю щ е е с   тем, что, с целью расширени  .области применени  устройства за счет формировани  знакового разр да, в него введены ре- гис тр, распределитель импульсов .и второй элемент ИШ1, тактовый вход распределител  импульсов и информа5
    торого соединен с первым входом второго элемента ИЛИ, выход которого  вл етс  знаковым выходом устройства , второй выход распределител  импульсов соединен с вторыми входами первого л второго элементов ИЛИ, третий выход распределител  импуль
    вьи52
    B6K.5S Вш.5в Вь/хЛ 11
    сов соединен с тактовьм входом регистра, выход .которого соединен с вторыми входами первого и второго элементов И, вход записи регистра
    объединен с входом запуска распределител  импульсов и  вл етс  управл ющим входом устройства.
    фие.г
SU874334311A 1987-10-19 1987-10-19 Устройство дл преобразовани дополнительного двоичного кода в знакоразр дный SU1496004A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874334311A SU1496004A1 (ru) 1987-10-19 1987-10-19 Устройство дл преобразовани дополнительного двоичного кода в знакоразр дный

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874334311A SU1496004A1 (ru) 1987-10-19 1987-10-19 Устройство дл преобразовани дополнительного двоичного кода в знакоразр дный

Publications (1)

Publication Number Publication Date
SU1496004A1 true SU1496004A1 (ru) 1989-07-23

Family

ID=21338645

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874334311A SU1496004A1 (ru) 1987-10-19 1987-10-19 Устройство дл преобразовани дополнительного двоичного кода в знакоразр дный

Country Status (1)

Country Link
SU (1) SU1496004A1 (ru)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2502184C1 (ru) * 2012-05-21 2013-12-20 Лев Петрович Петренко СПОСОБ ПРЕОБРАЗОВАНИЯ СТРУКТУРЫ АРГУМЕНТОВ АНАЛОГОВЫХ ЛОГИЧЕСКИХ НАПРЯЖЕНИЙ «-/+»[mj]f(+/-) - "ДОПОЛНИТЕЛЬНЫЙ КОД" В ПОЗИЦИОННО-ЗНАКОВУЮ СТРУКТУРУ МИНИМИЗИРОВАННЫХ АРГУМЕНТОВ ЛОГИЧЕСКИХ НАПРЯЖЕНИЙ ±[mj]f(+/-)min И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ РУССКОЙ ЛОГИКИ)
RU2503124C1 (ru) * 2012-05-21 2013-12-27 Лев Петрович Петренко СПОСОБ ФОРМИРОВАНИЯ В "k" "ЗОНЕ МИНИМИЗАЦИИ" РЕЗУЛЬТИРУЮЩЕГО АРГУМЕНТА +1mk СКВОЗНОЙ АКТИВИЗАЦИИ f1( 00)min → +1mk ДЛЯ ПРЕОБРАЗОВАНИЯ В СООТВЕТСТВИИ С АРИФМЕТИЧЕСКИМИ АКСИОМАМИ ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) СТРУКТУРЫ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ «-/+»[mj]f(+/-), "ДОПОЛНИТЕЛЬНЫЙ КОД" В СТРУКТУРУ УСЛОВНО МИНИМИЗИРОВАННЫХ ПОЗИЦИОННО-ЗНАКОВЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ ±[mj]fусл(+/-)min И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ РУССКОЙ ЛОГИКИ)
RU2503123C1 (ru) * 2012-05-21 2013-12-27 Лев Петрович Петренко СПОСОБ ПРЕОБРАЗОВАНИЯ «-/+»[mj]f(+/-) → ±[mj]f(+/-)min СТРУКТУРЫ АРГУМЕНТОВ АНАЛОГОВЫХ ЛОГИЧЕСКИХ СИГНАЛОВ «-/+»[mj]f(+/-) - "ДОПОЛНИТЕЛЬНЫЙ КОД" В УСЛОВНО МИНИМИЗИРОВАННУЮ ПОЗИЦИОННО-ЗНАКОВУЮ СТРУКТУРУ АРГУМЕНТОВ ±[mj]f(+/-)min ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ РУССКОЙ ЛОГИКИ)
RU2507682C2 (ru) * 2012-05-21 2014-02-20 Лев Петрович Петренко СПОСОБ СКВОЗНОЙ АКТИВИЗАЦИИ f1( 11)min → ±0mk НЕАКТИВНЫХ АРГУМЕНТОВ "±0" → "+1/-1" АНАЛОГОВЫХ СИГНАЛОВ В "ЗОНАХ МИНИМИЗАЦИИ" СТРУКТУРЫ "-/+" [mj]f(+/-) - "ДОПОЛНИТЕЛЬНЫЙ КОД" В СООТВЕТСТВИИ С АРИФМЕТИЧЕСКОЙ АКСИОМОЙ ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) ПРИ ФОРМИРОВАНИИ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ В ПОЗИЦИОННО-ЗНАКОВОЙ УСЛОВНО МИНИМИЗИРОВАННОЙ ЕЕ СТРУКТУРЕ ±[mj]fусл(+/-)min (ВАРИАНТЫ РУССКОЙ ЛОГИКИ)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Клингман Э. Проектирование спе- циализированньк микропроцессорных систем. -М.: Мир, 1985, с.19, рис.1.11. Папернов А.А. Логические основы цифровой вычислительной техники.- М.: Советское радио, 1972, с. 154, рис.9. *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2502184C1 (ru) * 2012-05-21 2013-12-20 Лев Петрович Петренко СПОСОБ ПРЕОБРАЗОВАНИЯ СТРУКТУРЫ АРГУМЕНТОВ АНАЛОГОВЫХ ЛОГИЧЕСКИХ НАПРЯЖЕНИЙ «-/+»[mj]f(+/-) - "ДОПОЛНИТЕЛЬНЫЙ КОД" В ПОЗИЦИОННО-ЗНАКОВУЮ СТРУКТУРУ МИНИМИЗИРОВАННЫХ АРГУМЕНТОВ ЛОГИЧЕСКИХ НАПРЯЖЕНИЙ ±[mj]f(+/-)min И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ РУССКОЙ ЛОГИКИ)
RU2503124C1 (ru) * 2012-05-21 2013-12-27 Лев Петрович Петренко СПОСОБ ФОРМИРОВАНИЯ В "k" "ЗОНЕ МИНИМИЗАЦИИ" РЕЗУЛЬТИРУЮЩЕГО АРГУМЕНТА +1mk СКВОЗНОЙ АКТИВИЗАЦИИ f1( 00)min → +1mk ДЛЯ ПРЕОБРАЗОВАНИЯ В СООТВЕТСТВИИ С АРИФМЕТИЧЕСКИМИ АКСИОМАМИ ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) СТРУКТУРЫ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ «-/+»[mj]f(+/-), "ДОПОЛНИТЕЛЬНЫЙ КОД" В СТРУКТУРУ УСЛОВНО МИНИМИЗИРОВАННЫХ ПОЗИЦИОННО-ЗНАКОВЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ ±[mj]fусл(+/-)min И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ РУССКОЙ ЛОГИКИ)
RU2503123C1 (ru) * 2012-05-21 2013-12-27 Лев Петрович Петренко СПОСОБ ПРЕОБРАЗОВАНИЯ «-/+»[mj]f(+/-) → ±[mj]f(+/-)min СТРУКТУРЫ АРГУМЕНТОВ АНАЛОГОВЫХ ЛОГИЧЕСКИХ СИГНАЛОВ «-/+»[mj]f(+/-) - "ДОПОЛНИТЕЛЬНЫЙ КОД" В УСЛОВНО МИНИМИЗИРОВАННУЮ ПОЗИЦИОННО-ЗНАКОВУЮ СТРУКТУРУ АРГУМЕНТОВ ±[mj]f(+/-)min ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ РУССКОЙ ЛОГИКИ)
RU2507682C2 (ru) * 2012-05-21 2014-02-20 Лев Петрович Петренко СПОСОБ СКВОЗНОЙ АКТИВИЗАЦИИ f1( 11)min → ±0mk НЕАКТИВНЫХ АРГУМЕНТОВ "±0" → "+1/-1" АНАЛОГОВЫХ СИГНАЛОВ В "ЗОНАХ МИНИМИЗАЦИИ" СТРУКТУРЫ "-/+" [mj]f(+/-) - "ДОПОЛНИТЕЛЬНЫЙ КОД" В СООТВЕТСТВИИ С АРИФМЕТИЧЕСКОЙ АКСИОМОЙ ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) ПРИ ФОРМИРОВАНИИ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ В ПОЗИЦИОННО-ЗНАКОВОЙ УСЛОВНО МИНИМИЗИРОВАННОЙ ЕЕ СТРУКТУРЕ ±[mj]fусл(+/-)min (ВАРИАНТЫ РУССКОЙ ЛОГИКИ)

Similar Documents

Publication Publication Date Title
SU1496004A1 (ru) Устройство дл преобразовани дополнительного двоичного кода в знакоразр дный
EP0006468A2 (en) Parallel to series data converters
SU1474853A1 (ru) Устройство преобразовани параллельного кода в последовательный
SU924848A1 (ru) Преобразователь "код-мощность
SU1741270A1 (ru) Преобразователь кода системы счислени с одним основанием в код системы счислени с другим основанием
SU1496005A1 (ru) Устройство дл преобразовани двоичного кода
SU1522412A1 (ru) Преобразователь последовательного знакоразр дного кода в параллельный дополнительный код
SU1727200A1 (ru) Устройство дл преобразовани последовательного кода в параллельный
SU1315973A2 (ru) Преобразователь временного интервала в двоичный код
SU911535A1 (ru) Устройство дл перебора соединений
SU1397936A2 (ru) Устройство дл перебора сочетаний
SU1589263A1 (ru) Устройство дл ввода информации
SU1361722A1 (ru) Преобразователь кодов
SU1383336A1 (ru) Устройство дл упор дочени массива чисел
SU1658391A1 (ru) Преобразователь последовательного кода в параллельный
SU560222A1 (ru) Устройство дл преобразовани двоичного кода в код гре и обратно
SU1298802A2 (ru) Шифратор
SU1483636A1 (ru) Многостоповый преобразователь временных интервалов в цифровой код
SU1580563A1 (ru) Устройство дл контрол равновесного кода
SU1019629A1 (ru) Устройство дл преобразовани одного кода в другой
SU1269143A1 (ru) Устройство дл ввода информации
SU1290517A1 (ru) Счетное устройство
SU402156A1 (ru) Распределитель импульсов
SU1112593A2 (ru) Дублированный счетчик импульсов
SU1251055A1 (ru) Устройство дл синхронизации