SU1046932A1 - Пороговый элемент - Google Patents

Description

4:

О) QD М Ю

Изобретение относитс  к автоматике и вычислительНИИ технике и может быть испольэованЬ дл  построени  различных устройств обработки дискретной информации.

Известен мажоритарный логический элемент, содержаиий преобразователи весов на два входа, состо щие из элемента И и элемента ИЛИ с параллельно соединенными входами, блок формировани  порога и выходной элемент ИЛИ 1 .

Наиболее близким по технической сущности к предлагаемому  вл етс  мажоритарный.логический элемент, содержащий два преобразовател  весов входов, соединенных с входами блока формировани  порога С 2.

Недостатками известных устрюйств  вл ютс  низкие функциональные возможности и сложность технической реализации.

Цель изобретени  - расширение функциональных возможностей и упрощение-устройства .

Дл  достижени  поставленной цели в пороговый элемент, содержащий преобразователь весов входов, соединенный выходами с входами блока формировани  порога, введены коммутатор и г регистров пам ти, причем информационные выходы коммутатора соединены с входами преобразовател  весов входов, подключенного выходами к входам регистров пам ти, при этом выходы регистров пам ти соединены с дополнительными входами блока формировани  порога, а их входы разрешени  записи - с соответствующими выходами коммутатора.

На фиг. 1 изображена структурна  схемаЪредлагаемого порогового элемента дл  общего случа ; на фиг.2 то же, дл  случа  г 1.

Пороговый элемент (фиг. 1) состоит из коммутатора 1, преобразовател  2 весов п/( + l)t входов, г регистров 3-1 - 3- h пам ти и блока 4 формировани  порога. Информационные выходы (их число равно 3n/(h + 1)С коммутатора 1 соединены с входами .преобразовател  2 весов входов. Преобразователь 2 весов входов соеди-j нен выходами с входами блока 4 формировани  порога и входами регистров 3-1 - 3-г пам ти. I Выходы регистров 3-1 -3-t пам ти соединены с дополнительными входами блока 4 формировани  порога, а входы разрешени  записи - с выходами коммутатора 1.

На вход 5 устройства подаютс  тактовые импульсы, а рыход блока 4 формировани  порога подключен к выходной ишне 6. Выходна  шина 7  вл етс  дополнительным выходом коммутатора 1..

Блок 4 формировани  порога может быть выполнен в виде группы элементов И, соединенных выходами с входами элементаИЛИ, а входами - с выходами преобразовател  2 весов вхо дов и регистров 3-1 - 3-г пам ти, образу  все неповтор ющиес  комбинации весов их выходов, сумма которых равна порогу. Выходы преобразовател  2 весов входов и регистров

10 3-1 - 3-г пам ти с весом, равным .порогу (дл  случаев, когда порог ,a4Jn/(r + 1)Г )/ соединены с входами элемента ИЛИ,

Преобразователь 2 весов входов

15  вл етс  многопороговым логическим элементом на Jn /( г + 1) входов, имеющим выходы с весами от w 1 при (r+ DC и /( г + DC при /(г + 1) до

20 тах Р (t- + 1) и ,x

-3 п°/(г + DC при а J h /(г + 1) .

Регистр 3-1 (i 1, 2, ..., г ) . пам ти имеет разр дов при , не превышающем числа вхо25 . дов в соответствук цей данному регистру группе входов и W fnin Разр дов в противном случае. Все входы устройства разделены на г +1 групп,. причем (г+ 1)г| /(h+ 1) - п

f. групп имеют J п/( г + 1) f -1 входов,

а остальные группы - h/( г + l)f входов. При подаче разрешающего потенциала на вход разрешени  записи регистра 3-i пам ти в него записываетс  код, поступающий в этот момент

35 на информационные входы. Код на выходах регистра 3-i пам ти сохран етс  до поступлени  очередного сигнала разрешени  записи.

Пороговый элемент функционирует

40 следующим образом.

В исходном сост о ни  во все регистр ы 3-1 - 3-г пам ти записаны нулевые коды.

АС На вход 5 устройства подаютс  тактовые импульсы. При этом коммутатор 1 начинает последовательно подключать группы входов к выходам, соединенным с входами лреобразова- тел  2 весов входов. Одновременно

О с подключением i-й группы входов на выходе коммутатора, соединенном с входом разрешени  записи i-ro регистра. 3-1 пам ти (1 1, 2, ... г ), по вл етс  разрешающий потен55 циал. При подключении на входы преобразовател  2 Власов входов 1-й группы входов устройства на его выходах формируетс  весовой код, единица на выходе с весом.W которо60 го означает, что на входах преобразовател  2 не менее W единичных потенциалов.вёсово й код с выходов преобразовател  2 поступает на входы регистров 3-1 - 3- пам ти и

5 записываетс  в регистр 3-1, на входе разрешени  записи которого имеетс  разрешающий Потенциал.

Таким образом в течение г тактов в регистры 3-1 - 3-г эаписыва етс  весовой код числа единичных потанцйалов в соответствующих группах входов, . . .

На (г + 1)-ом такте на. входы преобразовател  2 подключаетс  последн   { г+ 1)-  группа входов устройства . При этом потенциалы с выхода преобразовател  2 весов входов и выходов регистров 3-1 - 3-г пам ти поступают на входы и дополнительные входы блока 4 формировани  порога, вызыва  на его выходной шине 6 .единичный потенциал, если на входах порогового элемента имеетс  а или более единичных потенциалов (где а порог ), и нулевой потенциал в противном случае.

Об окончании цикла работы порогового логи 1 еского элемента свидетельствует единичный потенциал на выходной шине 7,  вл ющийс  дополнительным (г + 1)-ом выходном коммутаторе 1.

В течение длительности раэреша5 ющего потенциала на выходной шине 7 с выходной шины 6 порогового элемента снимаетс  выходной сигнал;

Далее цикл работы порогового элемента повтор етс .

0 Таким образом, вс кий раз, когда число единичных потенциалов на входе порогового логического элемента больше или равно а на {h + 1)-ом такте работы устройства на его вы5 ходе по вл етс  единичный потенциал.

Предлагаемый пороговый элемент обладает большими функциональными возможност ми, так как позвол ет Q. реализовать пороговую функцию с любым порогом а от любого числа переменных п .

Claims (1)

1. ПОРОГОВЫЙ ЭЛЕМЕНТ, содер- ; жащий преобразователь весов входов, соединенный выходами с входами блока формирования порога, отлича ющийся тем, что, с целью рас· ширения функциональных возможностей и упрощения, в него введены коммутатор и г регистров памяти, причем информационные выходы коммутатора соединены с .входами преобразователя весов входов, подключенного выходами к входам регистров памяти, при этом выходы регистров памяти соединены с дополнительными входами блока формирования порога, а их входы разрешения записи - с соответствующими выходами коммутатора.

   S <Pmf