SU1522412A1 - Преобразователь последовательного знакоразр дного кода в параллельный дополнительный код - Google Patents
Преобразователь последовательного знакоразр дного кода в параллельный дополнительный код Download PDFInfo
- Publication number
- SU1522412A1 SU1522412A1 SU884381550A SU4381550A SU1522412A1 SU 1522412 A1 SU1522412 A1 SU 1522412A1 SU 884381550 A SU884381550 A SU 884381550A SU 4381550 A SU4381550 A SU 4381550A SU 1522412 A1 SU1522412 A1 SU 1522412A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- converter
- counter
- output
- clock
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении устройств, работающих в знакоразр дной системе счислени . Целью изобретени вл етс упрощение преобразовател . Поставленна цель достигаетс за счет того, что в преобразователь, содержащий элемент И 3 и регистр числа 5, введены реверсивный счетчик 1 и элементы ИЛИ-НЕ 2, 4. 2 ил.
Description
(Л
с
Изобретение относитс к вычисли тельной технике и. может быть использовано при построении арифметических устройств, работающих в двоичной зна- коразр дной системе счислени .
Цель изобретени - упрощение преобразовател ,
: На фиг.I представлена функциональна схема устройства; на фиг. 2. - временные диаграммы его работы.
Преобразователь содержит реверсивный счетчик I, первый элемент. ШШ- НЕ 2, элемент И 3, второй элемент ИЛИ-НЕ 4, регистр числа 5, первый информационный вход 6, второй информационный вход 7, первый тактовый вход 8, второй тактовый вход 9, выКа информационные входы образуемое число А поступа }5 разр дами вперед. На инфор вход 6 устройства поступае тельна часть числа А, на онный вход 7 устройства по
ходы 10 преобразовател ,рицательна часть числа А:
Число А (Признак начала I 1 I О I
О I
1
Состо ние шины 6
1
О
Реверсивный счетчик I вл етс двоичным (п+1) - разр дным счетчиком с параллельной синхронной записью информации.
В двоичном знакоразр дном коде п- разр дное число А представл етс в Риде:
10
ie1
,o,i,
где I означает - 1,
Ка информационные входы 6 и 7 преобразуемое число А поступает старшими разр дами вперед. На информационный вход 6 устройства поступает положительна часть числа А, на информационный вход 7 устройства поступает отрицательна часть числа А:
1
О
Состо ние шинь 7
Устройство работает следующим об- разом, :
При поступлении на информационные ;входы 6 и 7 устройства признака начала числа производитс запись нул в в первый и второй (младшие) разр ды счетчика 1. При поступлении цифры 1 производитс запись с i-ro выхода счетчика 1 в (1 + 1)-й его разр д (, 2 .., ,п) , что эквивалентно сдвигу числа в сторону старших разр дов, причем в первый разр д записываетс нуль, а затем производитс вычитание единицы из содержимого счетчика 1, При поступлении цифры 1 аналогично производитс сдвиг числа и суммирование единицы к содержимому счетчиСчет в режиме вйчитани
ХранениеXIX
Примечание фронт .тактового иипупьоа, X - проиэволь-: ное состо ние
1
1
О О
ка 1 , а при поступлении цифры О производитс только сдвиг. При поступлении признака начала следующего числа результат преобразовани записываетс в регистр 5 и производитс преобразование другого числа,
ч . . Рассмотрим работу устройства дл преобразовани из последовательного двоичного знакоразр дного кода в параллельный двоичный дополнительный код при преобразовании трехразр дного числа (),..
/
Дл управлени счетчиком 1 прин ты следующие сигналы: .
515
На временной диаграмме работы уст- .ройства фиг, 2 обозначены: 11 - CHI- нал на выходе блока 4; 12 - сигнал на выходе блока 2; 13 сигнал на выходе блока 3; 14-17 - сигналы соответственно на первом, втором, третьем и четвертом выходах блока 1.
Пусть в исходном состо нии все выходы счетчика 1 наход тс в единичном состо нии.
По фронту первого тактового импульса , поступающего на тактовый вход 9 устройства, на информационные входы 6 и 7 устройства одновременно пос- тупает единица - признак начала .числа А, На выходе элемента ИЛИ-НЕ 2 устанавливаетс нуль , который поступает на вход разрешени счета счетчика 1; на выходе элемента И 3 устанавливает- с единица, на выходе элемента ИОД-НЕ 4 - нуль, который поступает на вход разрешени записи счетчика 1, на вход выбора направлени счета которого поступает единица с информационного входа 6 преобразовател , С приходом фронта первого тактового импульса на вход синхронизации счетчика 1 с тактового входа 8 производитс запись ну л в первый разр д счетчика 1, По фрон- ту второго тактового импульса, поступающего с тактового входа 8 преобразовател , производитс запись нул во второй разр д счетчика 1 с его первого выхода и оп ть в первый разр д.
По фронту второго тактового импуль са, поступаклцего на тактовый вход 9 преобразовател , на информационные входы 6 и 7 преобразовател поступают соответственно нуль и единица - первый (старший) разр д числа А , равный 1, На выходе элемента ИЛИ-НЕ 2 сохран етс нуль. На вход выбора направлени счета счетчика 1 поступает нуль с информационного входа 6 преобразовател . На выходе элемента И 3 устанавливаетс нуль. При единичном уровне на тактовом входе 9 преобразовател на выходе элемента ИЛИ
НЕ 4 - нуль. По фронту третьего такiTOBoro импульса, поступающего с тактового входа 8, производитс запись нул в третий разр д счетчика 1 с его второго выхода, во второй разр д - с его первого выхода и оп ть в первый разр д. При нулевом уровне на тактовом входе 9 преобразовател на выходе элемента Ш1И-НЕ 4 устанавливаетс единица. По фронту четвер-
д
5 20 25 зо
5
0
5
0
с
126
того тактового импульса, поступающего с тактового входа 8, производитс вычитание единицы из содержимого счетчика I, Первый, второй и третий выходы счетчика 1 переключаютс в единицу, четвертый выход - в нуль.
По фронту третьего тактового импульса , поступающего на тактовый вход 9, на информационные входы 6 и 7 поступают соответственно единица и нуль - второй разр д числа А, рав- ный I, На выходе элемента ИЛИ-НЕ 2 сохран етс нуль. На вход выбора направлени счета счетчика 1 поступает единица с информационного входа 6, На выходе элемента И 3 сохран етс нуль. При единичном уровне на тактовом входе 9 на выходе элемента ИЛИ- НЕ 4 - нуль. По фронту п того тактового импульса, поступакщегос тактового входа 8, в первый разр д счетчика 1 записываетс нуль, во второй , третий и четвертый - единица. При нулевом уровне на тактовом входе 9 на выходе элемента Ш1И-НЕ 4 устанавливаетс единица. По фронту шестого тактового импульса, поступающего с тактового входа 8, к содержимому счетчика 1 добавл етс единица. Все выходы счетчика 1 переключаютс в единицу.
По фронту четвертого тактового им- пульса, поступакщего на тактовый вход 9, на информационные входы 6 и 7 поступают нули - третий разр д числа А, равный нулю. На выходе элемента ИЛИ-НЕ 2 устанавливаетс единица, котора поступает на вход разрешени сче- та счетчика 1. На вход направлени счета счетчика 1 поступает нуль с информационного входа 6, На выходе элемента И 3 сохран етс нуль. При единичном уровне на тактовом входе 9 на выходе элемента ИЛИ-НЕ 4 - нуль. По фронту седьмого тактового импульса, поступающего с тактового входа 8, производитс запись нул в первый разр д счетчика 1 и единицы - во второй, третий и четвертый. При нулевом уровне на тактовом входе 9 на выходе элемента ИЛИ-НЕ 4 - единица. Приход, восьмого тактового импульса с тактового входа 8 не измен ет состо ние счетчика 1, Выходы счетчика 1 сохран ют предыдущие состо ни : первый - нуль, второй, третий и четвертый - единицу.
По фронту п того тактового импульса , поступающего .на тактовый вход 9, на информационные входы 6 и 7 поступают единицы - признак начала другого числа. Выход элемента И 3 переключаетс из нул в единицу - по этому положительному перепаду производитс запись двоичного дополнительного кода , числа в регистр числа 5. Четвертый (старший ) разр д информационного.выхода 10 вл етс знаковым.
Результат преобразовани не зависит от исходного СОСТОЯНИЯ счетчика 1,
Формула, из обр ет ени Преобразователь прследовательногб знакоразр дного кода в параллельный дополнит ельный код, содержащий элемент И и регистр числа, выходы которого вл ютс выходами преобразовател , первый и второй информационные в ходы кота- рого соединены соответственно с первым и вторым входами элементам, л и- чающий с тем, что, с целью упрощени преобразовател , он содер
5
25
жит ) реверсивный счетчик, первый и вто- .рой элементы ИЛИ-НЕ, выходы которых соединены соответственно с входом выбора разрешени счета и .входом разрещени записи реверсивного счетчика , вход которого соединен с первым тактовым входом преобразовател , второй тактовый вход которого соединен с первым входом второго элемента ИПИ-НЕ, второй вход которого соединен с выходом элемента И и с синхро- входом регистра числа, информационные входы которого соединены с выходами реверсивного счетчика, вход направлени счета которого соединен с первым информационным входом преобразовател и первым входом первого элемента ИЛИ-НЕ, второй вход которого соединен с вторым информационным входом преобразовател , вход логического нул которого соединен с входом первого разр да реверсивного счетчика , выход i-го разр да которого ), (где (п+1) - разр дность преобразовател ) соединен с входом (i+O-ro разр да реверсивного счетчика .
8
12345578
Claims (1)
- Формул а, из обр ет енияПреобразователь последовательногб анакораэрядного кода в параллельный дополнительный код, содержащий элемент И и регистр числа, выходы которого являются выходами преобразователя, первый и второй информационные входы которого соединены соответственно с первым 25 и вторым входами элемента И, οζτ лича ю щ и й с я тем, что, с целью упрощения преобразователя, он содер жит > реверсивный счетчик, первый и второй элементы ИЛИ-НЕ, выходы которых соединены соответственно с входом выбора разрешения счета и входом разрешения записи реверсивного счетчика, вход которого соединен с первым тактовым входом преобразователя, второй тактовый вход которого соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого соединен с выходом элемента И и с синхровходом регистра числа, информационные входы которого соединены с выходами реверсивного счетчика, вход направления счета которого соединен с первым информационным входом преобразователя и первым входом первого элемента ИЛИ-НЕ, второй вход которого соединен с вторым информационным входом преобразователя, вход логического нуля которого соединен с входом1 первого разряда реверсивного счетчика, выход i-ro разряда которого (i=l-n), (где (п+1) - разрядность преобразователя) соединен с входом (i+l)-ro разряда реверсивного счетчика.1234'567 В 8 -П_П-П-П_П_П п п „ Д_ 73 и 5 3 ГТП Γ~Ί |—I г 6 С~~!___ I1 Г 7СТ,1. I_£ /Г--------Г~Т__Г~1__Г~1Фиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884381550A SU1522412A1 (ru) | 1988-02-19 | 1988-02-19 | Преобразователь последовательного знакоразр дного кода в параллельный дополнительный код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884381550A SU1522412A1 (ru) | 1988-02-19 | 1988-02-19 | Преобразователь последовательного знакоразр дного кода в параллельный дополнительный код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1522412A1 true SU1522412A1 (ru) | 1989-11-15 |
Family
ID=21356908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884381550A SU1522412A1 (ru) | 1988-02-19 | 1988-02-19 | Преобразователь последовательного знакоразр дного кода в параллельный дополнительный код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1522412A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2443052C1 (ru) * | 2010-08-03 | 2012-02-20 | Лев Петрович Петренко | ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПРЕОБРАЗОВАТЕЛЯ ПОЗИЦИОННО-ЗНАКОВЫХ СТРУКТУР АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ «±»[ni]f(-1\+1,0,…+1) "ДОПОЛНИТЕЛЬНЫЙ КОД" В ПОЗИЦИОННУЮ СТРУКТУРУ УСЛОВНО ОТРИЦАТЕЛЬНЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ «-»[ni]f(2n) С ПРИМЕНЕНИЕМ АРИФМЕТИЧЕСКИХ АКСИОМ ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) (ВАРИАНТЫ) |
-
1988
- 1988-02-19 SU SU884381550A patent/SU1522412A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 744556, кл. Н 03 М 9/00, 1978. Авторское свидетельство СССР № 842785, кл. Н 03 М 9/00, 1981. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2443052C1 (ru) * | 2010-08-03 | 2012-02-20 | Лев Петрович Петренко | ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПРЕОБРАЗОВАТЕЛЯ ПОЗИЦИОННО-ЗНАКОВЫХ СТРУКТУР АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ «±»[ni]f(-1\+1,0,…+1) "ДОПОЛНИТЕЛЬНЫЙ КОД" В ПОЗИЦИОННУЮ СТРУКТУРУ УСЛОВНО ОТРИЦАТЕЛЬНЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ «-»[ni]f(2n) С ПРИМЕНЕНИЕМ АРИФМЕТИЧЕСКИХ АКСИОМ ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) (ВАРИАНТЫ) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1522412A1 (ru) | Преобразователь последовательного знакоразр дного кода в параллельный дополнительный код | |
SU1496004A1 (ru) | Устройство дл преобразовани дополнительного двоичного кода в знакоразр дный | |
SU1501030A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный код | |
SU993245A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код | |
SU1727200A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1386991A2 (ru) | Устройство дл вычислени квадрата и квадратного корн | |
SU1067501A1 (ru) | Устройство дл определени старшего значащего разр да | |
SU1425848A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU1490711A1 (ru) | Устройство дл подсчета числа импульсов в единицу времени | |
SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
SU1160561A1 (ru) | ТРОИЧНЫЙ РЕВЕРСИВНЫЙ СЧЕТЧИК импульсов | |
SU411453A1 (ru) | ||
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1109727A1 (ru) | Устройство дл ввода информации | |
SU1751858A1 (ru) | Устройство дл вычислени остатка по модулю от двоичного числа | |
SU1580563A1 (ru) | Устройство дл контрол равновесного кода | |
SU1667121A1 (ru) | Устройство дл ввода информации | |
SU941992A1 (ru) | Преобразователь число-импульсного кода в параллельный двоичный код | |
SU1032448A1 (ru) | Преобразователь пр мого кода в обратный | |
SU1119002A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU796893A1 (ru) | Устройство дл приема информации | |
SU1707758A1 (ru) | Пересчетное устройство | |
SU1156054A1 (ru) | Устройство дл вывода информации на графопостроитель | |
SU1651383A1 (ru) | Преобразователь биимпульсного кода в бинарный | |
SU1513626A1 (ru) | Устройство для преобразования последовательного кода в параллельный 2 |