SU1425848A1 - Преобразователь параллельного кода в последовательный - Google Patents

Преобразователь параллельного кода в последовательный Download PDF

Info

Publication number
SU1425848A1
SU1425848A1 SU874205307A SU4205307A SU1425848A1 SU 1425848 A1 SU1425848 A1 SU 1425848A1 SU 874205307 A SU874205307 A SU 874205307A SU 4205307 A SU4205307 A SU 4205307A SU 1425848 A1 SU1425848 A1 SU 1425848A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
converter
counter
shift register
information
Prior art date
Application number
SU874205307A
Other languages
English (en)
Inventor
Борис Иванович Чванов
Олег Петрович Орлов
Юрий Федорович Шостак
Original Assignee
Предприятие П/Я А-3517
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3517 filed Critical Предприятие П/Я А-3517
Priority to SU874205307A priority Critical patent/SU1425848A1/ru
Application granted granted Critical
Publication of SU1425848A1 publication Critical patent/SU1425848A1/ru

Links

Landscapes

  • Communication Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может найти при- . менение в системах передачи данных ,. по цифровым каналам с преобразованием параллельного кода в последователь- ньш. Цель изобретени  - повьшение быстродействи . Поставленна  цель достигаетс  тем, что в преобразователь параллельного кода в последовательный , содержащий регистр 1 сдвига, счетчик 3, генератор 4 импульсов, информационные входы 5, дополнительно введен приоритетный шифратор 2. 1 ил.

Description

«
1ЧЭ
ел
00
4
00
Изобретение относитс  к вычисли - тельной технике и может найти применение в системах передачи данных по цифровым каналам с преобразованием параллельного кода в последователь- ньй.
Целью изобретени   вл етс  повьше- ние быстродействи .
На чертеже приведена блок-схема преобразовател .
На блок-схеме обозначены регистр 1 сдвига, приоритетный шифратор 2, счетчик 3, генератор 4 импульсов, информационные входы 5, информационньй вьосод 6, выход 7 начала формата преобразовател , выход 8 формата преобразуемого кода.
Преобразователь работает следующим образом.
Преобразуемьш параллельный код вводитс  через информационные входы 5 в разр ды регистра 1 сдвига и одновременно подаетс  на информационные входы приоритетного шифратора 2. Р,аз- р ды преобразуемого кода и разр ды регистра 1 сдвига совмещаютс  по первому (младшему) разр ду, при этом первьй разр д преобразуемого кода подаетс  на информационньй вход прио- ритетного шифратора 2, имеющего наименьший приоритет, а ЧЬтарщий разр д - на информационный вход, имеющий выеший приоритет. На выходе приоритетг ного шифратора 2 по вл етс  двоичньй код, числовое значение которого равно формату преобразуемого кода. Указан- ньй код записьюаетс  в счетчик 3, на выходе заема которого по вл етс  скг- нал, запускающий генератор 4 импуль-. сов и сигнализирукщий во внешние цег пи о начале формата преобразовател . Импульсы в выхода генератора 4 импульсов поступают на тактовьй вход
регистра 1 сдвига и на вход обратного счета счетчик 3. Сдвиг информации в регистре 1 сдвига продолжаетс  до тех пор, пока на выходе йаема счетчика 3 не по витс  сигнал, запрещаю- щий работу генератора 4 импульсов. Это произойдет тогда, когда .счетчик 3 примет нулевое состо ние. Этот же сигнал cигнaлиэ иpyet ва внешние цепи о конце формата преобразовател , при этом вс  информаци  будет вьдана через информационный выход 6 потре- бителю и все разр ды регистра 1 сдви- ,га оказываютс  обнуленными, поэтому не требуетс  специального сигнала сброса. Преобразователь готов к приему следующего формата преобразуемого кода.

Claims (1)

  1. Формула изобретени  Преобразователь параллельного кода в последовательньй, содержащий регистр сдвига, счетчик, генератор импульсов, выход которого соединен с тактовым входом счетчика и тактовым входом регистра сдвига, информацион- Hbie входы которого соединены с информационными входами преобразовател , информационный выход которого соединен с выходом регистра сдвига, а выход начала формата преобразовател  соединен с управл к цим входом генератора импульсов и выходом заема счетчика , отличающийс  тем, что, с целью повьппени  быстродействи , в него введен приоритетньй щиф- ратор, информацинные входы которого соединены с информационными входами преобразовател , а выходы приоритетного шифратора соединены с информационными входами счетчика и выходами формата преобразуемого кода преобразовател .
SU874205307A 1987-03-02 1987-03-02 Преобразователь параллельного кода в последовательный SU1425848A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874205307A SU1425848A1 (ru) 1987-03-02 1987-03-02 Преобразователь параллельного кода в последовательный

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874205307A SU1425848A1 (ru) 1987-03-02 1987-03-02 Преобразователь параллельного кода в последовательный

Publications (1)

Publication Number Publication Date
SU1425848A1 true SU1425848A1 (ru) 1988-09-23

Family

ID=21288983

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874205307A SU1425848A1 (ru) 1987-03-02 1987-03-02 Преобразователь параллельного кода в последовательный

Country Status (1)

Country Link
SU (1) SU1425848A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 860056, кл. Н 03 М 9/00, 1980. Авторское свидетельство СССР № 1159165, кл. Н 03 М 9/00, 1984. I *

Similar Documents

Publication Publication Date Title
CA2019821A1 (en) Signal conversion circuit
GB1184234A (en) Data Reduction System
SU1425848A1 (ru) Преобразователь параллельного кода в последовательный
SU1149243A1 (ru) Реверсивный преобразователь двоичного кода в двоично-дес тичный
SU1501030A1 (ru) Устройство дл преобразовани последовательного кода в параллельный код
SU1043639A1 (ru) Одноразр дный двоичный вычитатель
SU1159165A1 (ru) Преобразователь параллельного кода в последовательный
SU1302437A1 (ru) Устройство дл преобразовани параллельного кода в последовательный
SU1418909A1 (ru) Преобразователь форматов данных
SU1522412A1 (ru) Преобразователь последовательного знакоразр дного кода в параллельный дополнительный код
SU1651383A1 (ru) Преобразователь биимпульсного кода в бинарный
SU1383444A1 (ru) Асинхронный последовательный регистр
SU1619405A1 (ru) Устройство дл уплотнени пакетной формы @ -кода
SU1267624A1 (ru) Преобразователь двоичного кода в модул рный код
SU860056A1 (ru) Преобразователь параллельного кода в последовательный
SU1474853A1 (ru) Устройство преобразовани параллельного кода в последовательный
SU1374433A1 (ru) Преобразователь кодов
SU1032448A1 (ru) Преобразователь пр мого кода в обратный
SU1462487A1 (ru) Преобразователь кодов
SU1181154A1 (ru) Шифратор троичного кода
SU368598A1 (ru) Преобразователь двоично-десятичного кода «12222» в унитарный код
SU1434547A1 (ru) Устройство дл преобразовани сигналов с импульсно-кодовой модул цией в сигналы с дельта-сигма-модул цией
SU1603360A1 (ru) Генератор систем базисных функций Аристова
SU1113796A1 (ru) Преобразователь последовательного знакоразр дного кода в дополнительный двоичный код
SU1488967A1 (ru) Преобразователь кода