SU1032448A1 - Преобразователь пр мого кода в обратный - Google Patents

Abstract

1, ПРЕОБРАЗОВАТЕЛЬ ПРЯМОГО КОДА В ОБРАТНЫЙ, содержагадй И -разр дный регистр, информационные входы которого  вл ютс  входами преобразовател , распределитель импульсов, блок приведени  кодов Фибоначчи к минимальной форме, управл ющий вход которого соединен с первым выходом распределител  импульсов, о т л и ч а ющ и и с   тем, что, с целью повышени  быстродействи  и упрощени  в него введены группа из (n-D-ro элемента И и блок определени  старшего разр да, вход сброса которого соединен с вторым выходом распределител  импульсов и первыми входами элементов И группы, вторые входы которых соединены соответственно с выходами (h-1) младших разр дов Л1 -разр дного регистра, выход старшего разр да когторого соединен с входом установки блока определени  старшего разр да, .тактовый вход которого соединен с первым выходом распределител  импульсов , первый и второй информационные входы блока определени  старшего разр да соединены соответственно с выходами двух старших разр дов блока приведени  кодов Фибоначчи к минимальной форме, первые информационные входы которого соединены соответственно с выходами элементов И группы, а выходы  вл ютс  информационными выходами преобразовател , знаковый выход которого соединен с выходом знака блока определени  старшего разр да , выход коррекции которого соединен с вторыг и информационными входами двух старших разр дов блока приведени  кодов Фибоначчи к минимальной форме. § 2. Преобразователь по п. 1, о тличающийс  тем, что в нем блок определени  старшего разр да содержит триггер, первый и второй элементы И, первые входы которых  вл ютс  соответственно тактовым и установочным входами блока определени  старшего разр да, знаковый выход которого соединен с выходом триггера, вход сброса которого  вл етс  входом сброса блока определени  старшего разр да, первый и второй информацией ные входы которого соединены соответственно с вторым и третьим входами первого элемента И, выход которого  вл етс  выходом коррекции блока определени  старшего разр да и соединен с вторым входом второго элемента И, выход которого соединен с установочным входом триггера.

Description

Изобретение относитс  к автоматике и вычислительной технике и может , быть использовано в процессорах отказоустойчивых вычислительных систем Известен преобразователь пр мого двоичного кода в обратный, содержащий регистр, единичные входы и инверсные выходы которого  вл ютс  соответственно входами и. выходами уст ройства 1} . Недостатком данного устройстаа  вл етс  невозможность получени  обратного . р-кода Фибоначчи из пр мого р-кода. ; Наиболее близким к предлагаемому По технической сущности  вл етс  пре Ьбразователь пр мого кода в обратный содержащий ,v-разр дный регистр, пер Ьый и второй блоки приведени  р-коitoB Фибоначчи к минимальной форме и распределитель импульсов, причем ед йичные выходы регистра соединены с информационными входами первого лоКа приведени , младшие (И-р) инверс Нне информационные выходы первого блока приведени  соединены с младши ми (И-р) входами второго блока приведени , первый и второй выходы распределител  импульсов соединены Соответственно с управл ющими входам Первого и второго блоков приведени  L2 Недостатком данного устройства  вл ютс  большие временные и аппара турные затраты дл  преобразовани  пр мого Э -кода Фибоначчи в обратный 3-код, Что св зано с осуществлением сначала полной развертки исходного Пр мого .3-кода в первом блоке приведени , а затем осуществлением инвертировани  (И-1) младших разр дов и передачей.полученного кода во . второй блок приведени , где происхо дит его свертка. Цель изобретени  - повышение быст родействи  и упрощение преобразовател  . . Поставленна  цель достигаетс : Тем, что в преобразователь пр мо го кода в обратный, содержащий и -разр дный регистр, информационные входы которого  вл ютс  входами преобразовател , распределитель импульсов, блок приведени  кодов Фибоначчи к минимальной форме, управл ющий вход которого соединен с первым выходом распределител  импульсов, введены группа из (rt-l)-ro элемента И и блок определени  старшего разр да, вход сброса которого соединен с вторым выходом распределител  импульсов и Первыми входами элементов И группы, вторые входы которых соединены соответственно с выходами {И-1) млад щих разр дов У1 -разр дного регистра, выход старшего разр да которого соединен с входом установки блока определени  старшего разр да, тактовый вход которого соединен с первым выходом распределител  импульсов, первый и второй информационные входы блока определени  старшего разр да соединены соответственно с выходами двух старших разр дов блока приведени  роДов Фибоначчи к минимальной форме, первые информационные входы которого соединены соответственно с выходами элементов И группы, а выходы  вл ютс  информационными выходами преобразовател , знаковый выход -которого соединен с выходом знака блока определени  старшего разр да, выход коррекции которого соединен с вторыми информационными входами двух старших разр дов блока приведени  кодов Фибоначчи к минимальной форме, Кроме того, блок определени  старшего разр да содержит триггер, первый и второй элементы И, первые входы которых  вл ютс  соответственно тактовым и установочным входами блока определени  старшего разр да,знаковый выход которого соединен с выходом триггера, вход сброса которого  вл етс  входом сброса блока определени  старшего разр да, первый и второй информационные входы которого соединены соответственно с вторым и третьим входами первого,элемента И/ выход которого  вл етс выходом коррекции блока определени  старшего разр да и соединен с вторым входом второго элемента И, выход которого соединен с установочным входом триггера . На чертеже приведена блок-схема преобразовател . Преобразователь содержит и -разр дный регистр 1,-блок 2 приведени  кодов Фибоначчи к минимальной форме , группу 3 элементов И, распределитель 4 импульсов, .блок 5 определени  старшего разр да, который содержит триггер б и элементы И 7 и 8, Регистр 1 предназначен дл  приема пр мого 3 -кода Фибоначчи, подлежащего преобразованию в обратный 3-код, и выдачи инверсных значений прин того кода через элементы И группы 3 на входы блока 2 приведени  кодов Фибоначчи к минимальной форме, который предназначен дл  осуществлени  операций свертки J -кодов и содержит (И-1) схем свертки ЦзЗ. Распределитель 4 импульсов предназначен дл  управлени  работой преобразовател . Влек 5 определени  старшего разр да позвол ет определить зннчение старшего разр да обратного tJ-кода Фибоначчи на основании анализа содержимого двух старших разр дов блока 2 йс аршёгс разр да регистра 1. ОН состоит из триггера 6 и элементов И 7 и 8,

Преобразователь работает следующим образом.

Исходный пр мой .J-К.ОД Фибоначчи поступает в л-разр дный регистр 1. По первому управл ющему сигналу от распределител  4 импульсов поступающему на элементы и группы 3, осуществл етс , выдача в соответствующие разр ды блока 2 инверсных эн чениЙ th-i) младших разр дов регистра 1 и одновременно устанавливаетс  в нулевое значение триггер б блока 5 определени  старшего разр да. По второму сигналу от распределител  4 импульсов, поступающему на тактовый вход блока 2f происходит свертка -кода.

Если при этом выходы двух старших разр дов блока 2 оказываютс  в единичном состо нии то.тот же сигнал от распределител  4 импульсов через элемент И 7, поступив на входы данных разр дов, устанавливает их в

А) Вес разр да

Исходный код 18 1 О 1

010 13 8532 11 0001000

Выход регистра Работа блока 2

Обратный код

Таким образом/ в преобразовании пр мых j-кодов Фибоначчи в обратные а прототипе участвуют два блока приведени , причем врем  преобразовани  Т. определ етс  выражением

tp + Ч,

где tp - врем  осуществлени  разверт ки Э-кода; t - врем  осуществлени  свертки

Э- кода.

В предлагаемом устройстве дл  преобразовани  кодов необходим только один блок приведени , а врем 

нулевое состо ние. Если при этом с инверсного выхода старшего разр да регистра I на вход элемента И 8 поступает единичный сигнал, то одновременно происходит установка в единичное состо ние триггера 6 узла определени  старшего разр да. Если же с инверсного выхода старшего разр да регистра 1 снимаетс  нулевой сигнал , то триггер 6 остаетс  в нулевом состо нии.

После окончани  переходных процессов на выходе триггера 6 блока 5 определени  старшего разр да полу-чают значение старшего (И-го) разр да , а на информационных выходах блока 2 - значени  (и-1) младших разр дов обратного d-кода Фибоначчи.

Работа преобразовател  по сн етс 

двум  примерами, в которых пр мые -коды отличаютс  значением старших разр дов.

8 5 3 2 1 1

-110011 -000100 0000100

о 1 1

о о о

О

1 о о

О

О

преобразовани  т определ етс 

раикением

t /

45«I -с

- врем  осуществлени  свертки

где t

З-кода.

Таким образом, в предлагаемом устройстве по сравнению с прототипом 50 в два раза снижены аппаратуршле зат (раты, а врем  преобразовани  кодов уменьшено в К раз, где

., К -г .1

HI

Claims (2)

1. ПРЕОБРАЗОВАТЕЛЬ ПРЯМОГО КОДА В ОБРАТНЫЙ, содержащей и -разрядный регистр, информационные входа которого являются входами преобразователя, распределитель импульсов, блок приведения кодов Фибоначчи к минимальной форме, управляющий вход которого соединен с первым выходом распределителя импульсов, о т л и ч а го- вд и й с я тем, что, с целью повышения быстродействия и упрощения в него введены группа из (n-l)-ro элемента И и блок определения старшего разряда, вход сброса которого соединен с вторым выходом распределителя импульсов и первыми входами элементов И группы, вторые входа которых соединены соответственно с выходами (h-Ι) младших разрядов -разрядного регистра, выход старшего разряда когторого соединен с входом установки блока определения старшего разряда, .тактовый вход которого соединен с первым выходом распределителя импульсов, первый и второй информационные входа блока определения старшего разряда соединены соответственно с выходами двух старших разрядов блока приведения кодов Фибоначчи к минимальной форме, первые информационные входы которого соединены соответственно с выходами элементов И группы, а выходы являются информационными выходами преобразователя, знаковый выход которого соединен с выходом знака блока определения старшего разряда, выход коррекции которого соединен с вторыми информационными входами двух старших разрядов блока приведения кодов Фибоначчи к минимальной форме. S

2. Преобразователь по п. 1, отличающийся тем, что в нем блок определения старшего разряда содержит триггер, первый и второй элементы И, первые входа которых являются соответственно тактовым и установочным входами блока определения старшего разряда, знаковый выход которого соединен с выходом триггера вход сброса которого является входом сброса блока определения старшего разряда, первый и второй информацион ные входа которого соединены соответственно с вторым и третьим входам первого элемента И, выход которого является выходом коррекции блока определения старшего разряда и сое

SU „1032,448 динен с вторым входом второго элемен та И, выход которого соединен с установочным входом триггера.