SU1388995A1 - Устройство дл преобразовани двоичных чисел в двоично-дес тичные и обратно - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ. Цель изобретени  - повьппение быстродействи  преобразовани . Предлагаемое устройство содержит входной сдвиговый регистр 1, блок 3 промежуточных преобразований, распределитель 8 импульсов, выходной регистр 7. Новым в устройстве  вл етс  введение счетчика 2 дифр, регистра 5 промежу- точных преобразований, сумматора 6, а также нова  структура блока промежуточных преобразований. Принцип работы предлагаемого устройства основан на том, что исходное число, подлежащее преобразованию и состо щее из К шестнадцатиричных или дес тичных цифр, может быть представлено как сумма К чисел, каждое из которых состоит из одной какой-либо цифры исходного числа и нулей в остальных позици х . Позици  каждой цифры в этих числах соответствует ее весовому коэффициенту в исходном числе. 1 ил. с (g (Л

Description

СлЭ 00 00

со

СД

Изобретение относитс  к вычислительной технике и может быть исполь-{ эовано в арифметических устройствах ЭВМ.

Цель изобретени  - повышение быстродействи  преобразовани ,

На чертеже представлена блок-схема предлагаемого устройства.

Предлагаемое устройство содержит входной сдвиговый регистр 1, счетчик 2 цифр, блок 3 промежуточных преобразований , элементы 4,, 1-4.п пам ти, регистр 5 промежуточных преобразований, сумматор 6, выходной регистр 7, распределитель 8 импульсов, выходы 9-12 распределител  импульсов.

Принцип действи  устройства основан на том, что исходное число, подлежащее преобразованию и состо щее; из К шестнадцатиричных или дес тичных цифр, может быть представлено как сумма К чисел, каждое из которых состоит из одной какой-либо цифры исходного числа и нулей в остальных тю- зици х. Позици  кажд,ой цифры в этих числах соответствует, ее весовому коэффициенту в исходном числе. Следовательно , результат преобразовани  можно представить в суммы преобразованных значений цифр преобразуемого числа с учетом их весовых коэффициентов . Преобразование цифр исходного : числа происходит в элементах 4.1-4.П пам ти.

Работу устройства представим на примере преобразовани  32-битного двоичного числа в дес тичное. Максимальное положительное двоичное число, которое может быть представлено в 32- битном регистре, равно 7. Это число после преобразовани  в дес тичное имеет значение 214783647, следовательно , количество элементов пам ти . Предполагаетс , что в исходный момент преобразуемое число находитс  во входном сдвиговом регистре 1, а счетчик 2 цифр, регистр 5 промежуточных преобразований и выходной регистр 7 имеют нулевое значение.

В начале работы устройства младша  цифра преобразуемого числа с выхода входного регистра поступает на первые входы элементов 4.-4.9 пам ти. На вторые входы этих элементов поступает нулевое значение счетчика 2 цифр. Код адреса, образованный зна- преобразуемой цифры и значе„

{

,

з - о , - р

  10

f5

20

25

30

35

40

45

50

55

нием счетчика цифр, вызывает чтение в элементах пам ти преобразованного значени  этой цифры. Например,, если эта цифра имеет значение F (1 : I 1), то код адреса FO (11110000) в элементе 4.9 пам ти вызывает чтение цифры 5 (0101), а в элементе 4,8 - чтение цифры 1 (0001). В остальных элементах код адреса FO вызывает чтение HV- лей. Образованное число на элементов 4.1-4.9 пам ти, состо щее из нулей в старших разр дах и кода 0001 0101(15) в младших разр дах, представл ет собой преобразованное дес тичное значение шестнадцатиричной цифры F. Это число с выходов элемен- тов 4.1-4.9 пам ти через регистр 5 промежуточных преобразований поступает на первый вход сумматора 6 и на первом шаге преобразовани  складываетс  с нул ми. Полученна  сумма поступает на выходной регистр 7.

В следующем шаге преобразовани  содержимое регистра 1 под управлением сигнала сдвига, поступающего с выхода 9 распределител  8 импульсов, сдвигаетс  на одну тетраду вправо и на первые входы элементов 4.1-4.9 пам ти поступает следующа  цифра преобразуемого числа. Одновременно сигнал сдвига увеличивает на единицу значение счетчика 2. Если значение второй цифры также F (1111), то код адреса F1 (11110001), образованный значением этой цифры и значением счетчика цифр, вызывает чтение и передачу на выход элементов 4.7-4.9 пам ти кода 0010(2), 0100(4), 0000(0) соответственно, который  вл етс  дес тичным значением (240) шестнадцатиричного числа FO. На выходе остальных элементов пам ти по вл ютс  нули. Это число (00000240) через регистр 5 промежуточных преобразований поступает на первый вход сумматора 6, на второй вход KOi: oporo с выхода регистра 7 поступает результат преобразовани  предыдущей цифры (00...015). Сумма этих чисел (00... 0255) представл ет собой преобразованное дес тичное значение шестнадцаг тиричного числа FF младших двух цифр исходного числа. Эта сумма  вл етс  промежуточным результатом преобразовани  и с выхода сумматора 6 через регистр 7 поступает на второй вход сумматора 6 дл  участи  в сложении в следующем шаге преобразовани  с зультатом преобразовани  третьей циф

ры исходного числа.. Далее сдвигаетс  вправо на одну тетраду содержимое входного регистра I, увеличиваетс  значение счетчика 2 цифр и цикл преобразовани  повтор етс . В последнем шаге на выходном регистре 7 образуетс  результат преобразовани  исходного числа, расположенного на входном регистре 1.

Режим работы устройства определ етс  значением сигнала на выходе 10 распределител  8 импульсов. В зависимости от значени  этого сигнала происходит активизаци  одной из областей адресного пространства элементов пам ти и устройство работает или в режиме преобразовани  двоичных чисел в дес тичные, или в режиме преобразовани  дес тичных чисел в двоичные . Значение сигнала на выходе 10 распределител  импульсов определ ет также режим работы сумматора 6, который работает или в режиме сложени  дес тичных чисел, когда речь идет о пре- образовании двоичных чисел в дес тичные , или в режиме сложени  двоичных чисел,:когда идет речь о преобразовании Дес тичных чисел в двоичные.

: Устройство работает конвейерным способом.

Когда в элементах 4. 1-4.П пам ти .происходит преобразование очередной цифры исходного числа, в сумматоре 6 происходит сложение промежуточного per зультата преобразовани  с результатом преобразовани  предьщущей цифры преобразуемого числа. Когда результат преобразовани  очередной цифры пере- даетс  в регистр 5, выходна  информа- ци  сумматора передаетс  в регистр 7, а содержимое входного регистра 1 сдвигаетс  вправо и увеличиваетс  на единицу значение счетчика 2 цифр.

0

5

0 5

о

.Q

Claims (1)

1. Формула изобретени 

   Устройство дл  преобразовани  двоичных чисел в двоично-дес тичные и обратно, содержащее входной сдвиговый регистр, информационный вход которого соединен с информационным йхо- дом устройства, а вход синхронизации- с первым выходом распределител  импульсов , блок промежуточных преобразований , первый и второй входы которого подключены соответственно к выходу входного сдвигового регистра и второму выходу распределител  импульсов , выходной регистр, выход которого  вл етс  выходом устройства, а вход синхронизации подключен к третьему выходу распределител  импульсов, отличающеес  тем, что, с целью повьппени  быстродействи , в него введены счетчик цифр, регистр промежуточных преобразований и сумматор, а блок промежуточных преобразований содержит п N/4 элементов пам ти (где N - разр дность преобразуемого числа), причем счетный вход счетчика цифр соединен с первым выходом распределител  импульсов, а выход - с третьим входом блока промежуточных преобразований, выходы которого подключены к информационным входам регистра промежуточных преобразований, вход синхронизации котррого соединен с четвертым выходом распределител  импульсов, второй выход которого подключен к входу задани  режима сумматора , первый и второй информационные входы которого соединены соответстг венно с выходом регистра промежуточных преобразований и выходом выходного регистра, а выход - с информационным входом выходного регистра, перг вый, второй и третий адресные входы