SU572781A1 - Преобразователь двоично-дес тичных чисел в двоичные - Google Patents
Преобразователь двоично-дес тичных чисел в двоичныеInfo
- Publication number
- SU572781A1 SU572781A1 SU7602345569A SU2345569A SU572781A1 SU 572781 A1 SU572781 A1 SU 572781A1 SU 7602345569 A SU7602345569 A SU 7602345569A SU 2345569 A SU2345569 A SU 2345569A SU 572781 A1 SU572781 A1 SU 572781A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- numbers
- decimal
- equivalent
- bits
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
ды, блок управлени преобразованием 4, сдвигатель 5, накапливающий двоичный параллельный сумматор 6.
Позици ми 7, 8, 9 ободначены соответственно вход двоично-дес тичных разр дов числа, управл юща шина и выход устройства.
Принцип работы преобразовател заключаетс в следующем.
Управл ющий импульс, поступающий в каждом цикле на шину 8, записывает вводимый двоично-дес тичный разр д преобразуемого числа в регистр 3 тетрады и запускает в работу блок управлени преобразованием 4. Этот же управл ющий импульс дл данного разр да k переводит переключатель эквивалентов 1 на считывание из блока 2 соответствующего эквивалента (10+/г).
Количество двоичных эквивалентов определ етс разр дностью дес тичных чисел. Выбранный двоичный эквивалент поступает -параллельным кодом на вход сдвигател 5 и используетс далее в качестве сла гаемого в накапливающем сумматоре 6, формирующем двоичный код чисел. Сдвигатель 5 s частном случае реализован по схеме четырехвходового коммутатора дл каждого двоично1го разр да, на информационные входы которого заведены соответствующие разр ды двоичного эквивалента , дающие на выходе схемы по сигналам блока управлени 4 параллельный код двоичного эквивалента без сдвига или со сдвигом кода на 1, 2 или 3 разр да в сторону старших разр дов. Блок управлени 4, производ анализ содержимого четырех разр дов регистра 3 тетрады, вырабатывает в каждом такте преобразовани импульсы управлени сдвигателем 5, служащие одновременно сигналами сложени сумматору 6. Наличию логической единицы в четвертом (старшем) разр де регистра 3 соответствует импульс сдвига ва 3 разр да (т.е. умножение двоичного эквивалента на 8),наличию единицы в третьем разр де соответствует импульс сдвига на 2 разр да (умножение на 4), во втором разр де- имлульс сдвига на 1 разр д (умножение на 2), в первом (младше .м разр де) -импульс суммировани двоичного эквивалента без сдвига. Так как код одного двоично-дес тичного разр да содержать не более трех двоичных единиц, то цикл преобразовани одного двоично-дес тичного разр да состоит из трех тактов, в течение которых суммируетс до дев ти кодов одного двоичного эквивалента.
В результате этого число тактов преобразовани сводитс к минимуму. Вслед за первы.м
дес тичным разр дом точно так же за один цикл, состо щий из трех тактов, происходит преобразование каждого последующего двоично-дес тич ного разр да исходного числа. При
этом дл каждого нового цикла считываетс из блока 2 очередной двоичный эквивалент (10±й)э. Так продолжаетс до тех пор, пока не будут преобразованы все двоично-дес тичные разр ды исходного числа, а в сумматоре
6 не сфор.мируетс искомое двоичное число, которое считываетс с выхода 9.
Предлагаемый преобразователь двоично-дес тичных чисел в двоичные выгодно отличаетс от указанного прототипа, так как при сохранившейс простоте схемы устройства врем -перевода как правильных и смешанных дробей, так и целых чисел уменьшаетс до значени Qkt и не зависит от количества двоичных разр дов, что повышает быстродействие
преобразовател и расшир ет возможность его применени .
Claims (3)
1. Авторское свидетельство СССР № 331382, кл. G 06F 5/02, 1969.
2.Авторское свидетельство СССР № 329525, кл.аОбР, 5/02,4970.
3.Ав торское свидетельство СССР № 473179, кл. G QGF 5/02, 1973.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602345569A SU572781A1 (ru) | 1976-04-05 | 1976-04-05 | Преобразователь двоично-дес тичных чисел в двоичные |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602345569A SU572781A1 (ru) | 1976-04-05 | 1976-04-05 | Преобразователь двоично-дес тичных чисел в двоичные |
Publications (1)
Publication Number | Publication Date |
---|---|
SU572781A1 true SU572781A1 (ru) | 1977-09-15 |
Family
ID=20656180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7602345569A SU572781A1 (ru) | 1976-04-05 | 1976-04-05 | Преобразователь двоично-дес тичных чисел в двоичные |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU572781A1 (ru) |
-
1976
- 1976-04-05 SU SU7602345569A patent/SU572781A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU572781A1 (ru) | Преобразователь двоично-дес тичных чисел в двоичные | |
US3151238A (en) | Devices for dividing binary number signals | |
RU2022337C1 (ru) | Преобразователь параллельного знакоразрядного кода в дополнительный двоичный код | |
SU1662004A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
RU2034401C1 (ru) | Пороговый элемент | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU760085A1 (ru) | Преобразователь двоично-десятичных чисел в двоичные i | |
SU1097999A1 (ru) | Устройство дл делени @ -разр дных чисел | |
SU1113799A1 (ru) | Устройство дл извлечени квадратного корн | |
US3688100A (en) | Radix converter | |
SU840902A1 (ru) | Вычислительное устройство | |
SU962914A1 (ru) | Преобразователь целых комплексных чисел в двоичный код | |
SU744568A2 (ru) | Параллельный накапливающий сумматор | |
SU809150A1 (ru) | Преобразователь двоичного кодаВ дВОичНО-дЕС ТичНый | |
SU1300640A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU1401448A1 (ru) | Устройство дл реализации булевых симметричных функций | |
SU1097994A1 (ru) | Устройство дл преобразовани двоичного кода в код системы счислени с отрицательным основанием /его варианты/ | |
SU1283979A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
SU734670A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный код | |
RU1783618C (ru) | Преобразователь двоично-К-ичного кода в двоичный код | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
SU888110A1 (ru) | Последовательное множительное устройство | |
SU842785A1 (ru) | Преобразователь последовательногодВОичНОгО КВАзиКАНОНичЕСКОгО МОдифи-циРОВАННОгО КОдА B пАРАллЕльНыйКАНОНичЕСКий КОд | |
SU368598A1 (ru) | Преобразователь двоично-десятичного кода «12222» в унитарный код |