SU432487A1 - Преобразователь двоично-десятичного кода в унитарный код - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники и предназначено дл  преобразовани  двоично-дес тичного кода «8-4-2-1 в унитарный (число-импульсвый ) код.

Известен преобразователь из любой системы счислени  в унитарный код, содержащий счетчик , работающий в исходной системе счислени  (например, в двоично-дес тичной), в который вводитс  дополнительный код преобразуемого числа, управл ющий триггер и схему совпадени ; на вход счетчика подаютс  тактовые импульсы до его переполнени ; поскольку дополнительные коды двоично-дес тичных чисел (дополпение до числа «10) не соответствуют их обратным «одам с до-нолнительной единицей, то дл  образовани  указанных дополнительных кодов требуютс  дещифраторы (по числу декад) -с дев тью выхода ми.

Предложенное устройство отличаетс  тем, что выходы каждой счетной декады соединены со входами соответствующей схемы дещифрации числа «щесть, выход которой соединен со счетным входом последующей старщей счетной декады, выход схемы дещифрации числа «шесть последней старшей декады соединен с нулевым входом управл ющего триггера , единичный выход которого соединен с управл ющими входами всех схем дешифрации числа «шесть.

Это позвол ет упростить устройство. Схема устройства изображена на чертеже. Устройство содержит двоично-дес тичный счетчик 1 на счетных декадах 2 (с весами «8-4-2-1), схемы 3 дешифрации числа «шесть., управл ющий триггер 4 с установочным входом 5, схему совпадени  6 с шиной 7 подачи тактовых импульсов, выход 8, схему сборкп 9 с щиной 10 подачи единичного импульса , входные вентили 11, на которые через щины 12 подаютс  инверсные значени  разр дов двоично-дес тичного кода, шину записи 13, шину сброса 14. Устройство работает следую1цим образом.

Импульсом «Сброс по шппе 14 декады 2 двоично-дес тичного счетчнка 1 устанавливаютс  в нулевое состо ние. Имнульсом «Запись кода но шине 13 обратный код двоичнодес тичного кода по шинам 12 через входные

вентили 11 записываетс  в счетчнк 1. Затем импульс «Добавлени  единицы по шине 10 через схему сборки 9 поступает на счетный вход младшей декады 2 тем самым образу  дополнительный код в счетчике 1 (дополнение

до числа «15).

После этого импульс «Начало преобразовани  по входу 5 устанавливает управл ющий триггер 4 в единичное состо ние. С этого мо мента начинаетс  нроцесс преобразовани .

Наличие сигнала на единичном выходе тригrepa 4 разрешает прохоледение тактовых и.мпульсов с шины 7 через схему совпадени  6 к выходу 8 преобразовател  и к счетному входу младшей декады 2 через схему сборки 9. 11рисутствием сигнала на единичном выходе триггера 4 также разрешаетс  передача импульсов переполнени  с выходов схем 3 в тот момент, когда в соответствуюш,их декадах 2 содержитс  число «шесть.

Поступление тактовых импульсов как на выход 8 преобразовател , так и па вход младшей декады 2 продолжаетс  до по влени  импульса переполнени  с выхода последней схемы о. С по влением числа «шесть в старшей декаде 2 (соответственно все декады 2 также будут содержать числа «шесть) по вл етс  импульс переполнени  на выходе последней схемы 3, который сбрасывает триггер 4, тем самым запреш,а  прохождение такювых импульсов на вход младшей декады 2 и на выход 8 преобразовател .

На этом цикл преобразовани  закапчиваетс . При по влении очередной информации на шинах 12 цикл повтор етс .

Допустим, требуетс  преобразовать двоичнодес тичный код, значение младшей декады которого равно .( 0101.

После записи двоично-дес тичного кода обратным кодом в двоично-дес тичный счетчик 1 и добавлени  «единицы к нему, младша  декада 2 будет содержать число, разное:

(15-Л) + 1 .

С момента начала преобразовани  тактовые импульсы поступают как на вход младшей декады 2, так и на выход 8 преобразовател . Очевидно, что до по влени  импульса переполнени  на выходе первой схемы 3 необходимо подать на вход младшей декады определенное число импульсов X. При этом с по влением числа «10 в декаде с помош,ыо внутренней обратной св зи вычитаетс  число «дес ть из содержимого младшей декады 2 (т. е. декада «обнул етс , как это выполн етс  в обычных двоично-дес тичных счетчиках). Если учесть, что импульс переполнени  на выходе первой схемы 3 по вл етс  в тот момент, когда младша  декада 2 содержит число «шесть, то процесс можно описать таким образом:

(15-7V)-i--l+A-10 6 пли И+Х-10 6, откуда

Таким образом, число импульсов, поступивших на вход младшей декады 2 и на выход 8 преобразовател  до момента по влени  импульса переполнени  на выходе первой схемы 3, равно значению младшей декады преобразуе .моги двоично-дес тичного кода. Импульсы переполнени  с выхода первой схемы 3 поступают на вход последующей декады.

Процесс преобразовани  во всех остальных декадах 2 происходит аналогично.

Соответственно, число импульсов на выходе b преобразова1ел  в 1ечение всего времени преооразованп  равно значению преобразуемого двоично-дес тичного кода.

Ь момент записи числа «дев ть (1001), обратный код которого соответствует числу «шесть (UliU), в какую-лпоо декаду 2 на выходе соогветствуюш,ен схемы 3 по вл етс 

ложпын импульс переполнени . Дл  нредотвращенп  таких ложных сигналов управл юш ,ие входы всех схем 3 подключены к единичному выходу триггера 4.

Предмет изобретени 

Преобразователь двоично-дес тичного кода в уни-1арныи код, содержащий двоично-дес тпчнын счетчик на счетных декадах, установочные входы которых соединены со входами соответствующих входных вентилей, управл ющий триггер, единичный выход которого соединен со входом схемы совпадени , с

другим входом которой соединена шина подачи тактовых импульсов, схему сборки, входы которон соедипены с выходом схемы совнадени  п шиной подачи единичного пмнульса, а выход схемы сборки соединен со счетным входом младшей счетной декады, схемы дешифрации числа «шесть по числу счетных декад , отличающийс  тем, что, с целью упрощени  устройства, выходы каждой счетной декады соединены со входами соответствующеп схемы дешифрации числа «шес1Ь, выход которой соединен со счетным входом последующей старшей счетной декады, выход схемы дешифрации числа «шесть последней старшей декады соединен с нулевым входом

управл ющего триггера, единичный выход которого соединен с управл ющими входами всех схем дешифрации числа «шесть.