SU367420A1 - УСТРОЙСТВО дл ОКРУГЛЕНИЯ ЧИСЕЛ^0-СОЮгн.:^Я IП''Т'''^'.'«-' - *'>&''•'.1.-...п1;--,:.лл^-;. ц.^/{, &!'1Б/'НО",1кЛ I - Google Patents
УСТРОЙСТВО дл ОКРУГЛЕНИЯ ЧИСЕЛ^0-СОЮгн.:^Я IП''Т'''^'.'«-' - *'>&''•'.1.-...п1;--,:.лл^-;. ц.^/{, &!'1Б/'НО",1кЛ IInfo
- Publication number
- SU367420A1 SU367420A1 SU1616068A SU1616068A SU367420A1 SU 367420 A1 SU367420 A1 SU 367420A1 SU 1616068 A SU1616068 A SU 1616068A SU 1616068 A SU1616068 A SU 1616068A SU 367420 A1 SU367420 A1 SU 367420A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- circuit
- pulse
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
1
Устройство относитс к области автоматики и вычислительной техники и может быть иснользовано в цифровы.х вычислительных машинах .
Р1звестны устройства дл округлени чисел, представленных двоичным кодом, содержащие двоичные сумматоры, триггеры, логические схемы.
Однако известные устройства не позвол ют округл ть числа, представленные дес тичным фазоимнульсным кодом.
Предлагаемое устройство отличаетс от известных тем, что выход второй схемы «И, св занной входами с инверсным выходом триггера начала операции и входной шиной, соединел с входом установки в единицу триггера начала онерации, нр мой выход которого св зан с первыми входами третьей и четвертой схем «И, вторыми входами подключенных к входной шине, а третьими входами - к инверсному и пр мому выходам триггера переноса, выход третьей схемы «И соединен с входом установки в нуль триггера задержки и с упра1вл ющим входом схемы запрета, котора информационным входом соединена с шиной тактовых импульсов, а вы.ходом через п тую схему «И, другой вход которой подключен к инверсному выходу триггера задержки , - с входом установки в единицу триггера задержки, входом схемы «ИЛИ, к другому
входу которой подключен вы.ход четвертой схемы «И, а также через другую схему запрета, на унравл юш,ий вход которой подключена шина генератора фазоимпульсной константы,
с входом установки в единицу триггера переноса .
Это позвол ет реализовать округление чисел , представленных дес тичным фазоимпульсным кодом.
На фиг. 1 представлена блок-схема предложенного устройства; на фиг. 2 .представлена вре.менна диаграмма дл тактовых импульсов (ТИ) и фазоимнульсных констант. Устройство содерЖИт логические схемы «И
J-5, схему «ИЛИ 6, триггер 7 переноса, триггер 8 задержки, триггер 9 начала операции , схемы Ш, 11 запрета, схему «ИЛИ 12.
Выход схемы «И 1 соединен с единичным входом триггера начала операции, к нулевому входу этого же триггера подведена шина сброса (установки устройства в исходное состо ние ). Схема / своим выходом подключена также К входу с.хемы «И 2. Вторым своим входом схема «И 2 св зана с выходом
схемы «ИЛИ 6, входы которой соединены с выходами Кг генератора фазоимпульсных констант . Выход схемы «И 2 подведен к нулевому входу триггера переноса. Иулевой инверсный выход этого триггера Подключен к входу схемы «И 3, а его единичный пр мой выход - к входу схем «И 4. Третьи входы схем «И 5 и 4 св заны с единичным выходом триггера начала операции. Схема «И 3 своим выходом соединена с нулевым входом триггера задержки, а также с запрещающим входом схемы 10 запрета. К второму входу схемы 10 подведена ш на подачи тактовых импульсов. Выход схемы 10 подключен к входу схемы «И 5, второй вход которой соединен с нулевым выходом триггера задержки. Своим выходом схема 5 подключена кединичному входу триггера задержки и к входу схемы 11 запрета . К запрещающему входу схемы 11 подключен выход /Со генератора фазоимпульсных констант . Выход схемы 11 запрета св заи с единичным , входом триггера netpenoca. Выходы схем «И 4 и 5 объединены посредством схемы «ИЛИ 12, выход iKOTOipo« вл етс выходной шиной устройства.
Устройство работает следующим образом.
Перед началом выполнени операции округлени по щине сброса подаетс импульс, устанавливающий триггер 9 начала операции в «О. Затем по второй шине поступает последовательный фазоимпульсный дес тичный код округл емого числа. Если младший (отбрасываемый ) разр д этого числа меньше п ти, то импульс, соответствующий младшему разр ду числа, устанавливает триггер начала операции в «1, а состо ние триггера переноса не мен етс . Поэтому при подаче импульсов, соответствующих старщим разр дам, срабатывают схемы «И 4 и «ИЛИ 12, и фазоимпульсные коды старших разр дов поступают на выходную шину без изменени .
. ЕСЛИ цифра в младшем разр де числа больше п ти, а цифра в следующем разр де меньше дев ти, то срабатывает схема «И 2, и триггер устанавливаетс в «О. С приходом импульса, соответствующего следующему разр ду , срабатывает схема «И 3. Импульс с ее выхода устанавливает триггер 8 в «О и запрещает прохождение тактовых импульсов через схему 10 запрета. При поступлении следующего тактового импульса срабатывают схемы 10 запрета и «И 5, причем импульс с выхода последней устанавливает триггер 8 в «1 и по вл етс на выходной шине устройства. Одновременно этот же импульс проходит через схему 11 запрета и устанавливает триггер 7 в «1. В дальнейшем схема работает так же, как и в предыдущем случае.
Если несколько разр дов, следующих за младшим, равны дев ти, то схема 11 не срабатывает , так как в этом случае импульс с выхода схемы 5 совпадает с константой К.а. При 5 поступлении по входной шине первого же разр да , не равного дев ти, схема запрета // срабатывает , ,и дальнейша работа всего устройства аналогична описанной.
Предлагаемое устройство может работать в 0 любой Р-значЕон системе счислени с фазоимпульсным кодированием (Р 3). Дл этого лишь необходимо в схеме «ИЛИ 6 изменить количество входов.
Предмет изобретени
Устройство дл округлени чисел, содержащее триггер начала операции, вход установки нулевого состо ни которого соединен с
шиной сброса, схему «ИЛИ, св занную по входу с шинами фазоимпульсных констант, а по выходу через первую схему «И, на другой вход которой подключен выход второй схемы «И, св занной входами с входной шиной и
инверсным выходом триггера начала операции , - с входом установки в нуль триггера формировани переноса, триггер задержки и логр1ческие схемы, отличающеес тем, что, с целью реализации округлени чисел, представленных фазоимпульсным дес тичным кодом , выход второй схемы «И, св занной входами с инверсным выходом триггера начала операции и входной шиной, соединен с входом установки в единицу триггера начала операции , пр мой выход которого св зан с первыми входами третьей и четвертой схем «И, вторыми входами подключенных к входной шине , а третьими входами - к инверсному и пр мому выходам триггера переноса, выход третьей схемы «И соединен с входом установки в нуль триггера задержки и с управл ющим входом схемы запрета, котора информационным входом св зана с шиной тактовых импульсов , а выходом через п тую схему «И,
другой вход которой подключен к инверсному выходу триггера задержки, - с входом установки в единицу триггера задержки, входом схемы «ИЛИ, к другому входу которой подключен выход четвертой схемы «И, а также
через другую схему запрета, на управл ющий вход которой подключена шина фазоимпульсной константы, с входом установки в единицу триггера переноса.
0 f 3 -ft 5 6 f S 9 Ю сриг 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1616068A SU367420A1 (ru) | 1970-12-29 | 1970-12-29 | УСТРОЙСТВО дл ОКРУГЛЕНИЯ ЧИСЕЛ^0-СОЮгн.:^Я IП''Т'''^'.'«-' - *'>&''•'.1.-...п1;--,:.лл^-;. ц.^/{, &!'1Б/'НО",1кЛ I |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1616068A SU367420A1 (ru) | 1970-12-29 | 1970-12-29 | УСТРОЙСТВО дл ОКРУГЛЕНИЯ ЧИСЕЛ^0-СОЮгн.:^Я IП''Т'''^'.'«-' - *'>&''•'.1.-...п1;--,:.лл^-;. ц.^/{, &!'1Б/'НО",1кЛ I |
Publications (1)
Publication Number | Publication Date |
---|---|
SU367420A1 true SU367420A1 (ru) | 1973-01-23 |
Family
ID=20464626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1616068A SU367420A1 (ru) | 1970-12-29 | 1970-12-29 | УСТРОЙСТВО дл ОКРУГЛЕНИЯ ЧИСЕЛ^0-СОЮгн.:^Я IП''Т'''^'.'«-' - *'>&''•'.1.-...п1;--,:.лл^-;. ц.^/{, &!'1Б/'НО",1кЛ I |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU367420A1 (ru) |
-
1970
- 1970-12-29 SU SU1616068A patent/SU367420A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0056400B1 (en) | Memory security circuit | |
US2861744A (en) | Verification system | |
US2954165A (en) | Cyclic digital decoder | |
SU367420A1 (ru) | УСТРОЙСТВО дл ОКРУГЛЕНИЯ ЧИСЕЛ^0-СОЮгн.:^Я IП''Т'''^'.'«-' - *'>&''•'.1.-...п1;--,:.лл^-;. ц.^/{, &!'1Б/'НО",1кЛ I | |
GB1250926A (ru) | ||
US3631400A (en) | Data-processing system having logical storage data register | |
EP0113935A3 (en) | Timer circuit | |
SU409221A1 (ru) | Вероятностный сумматор параллельного типа | |
US3308286A (en) | Statistical decision circuit | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
US3581284A (en) | Randomly accessed noninterfering input-output data accumulator | |
SU370605A1 (ru) | УСТРОЙСТВО дл ВЫЧИТАНИЯ | |
SU819966A1 (ru) | Делитель частоты с дробным автоматическиизМЕН ющиМС КОэффициЕНТОМ дЕлЕНи | |
SU389625A1 (ru) | Устройство для формирования временного интервала | |
SU401994A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
US2998918A (en) | Full adder | |
US3155962A (en) | System for representing a time interval by a coded signal | |
SU428385A1 (ru) | ||
SU1539774A1 (ru) | Генератор псевдослучайной последовательности | |
RU2040854C1 (ru) | Устройство для формирования временного интервала | |
SU132434A1 (ru) | Способ преобразовани двоичного кода в дес тичный и устройство дл его осуществлени | |
SU741322A1 (ru) | Сдвигающее устройство | |
SU494744A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU427331A1 (ru) | Цифровой интегратор с контролем |