SU881731A1

SU881731A1 - Шифратор двоично-дес тичного кода

Info

Publication number: SU881731A1
Application number: SU802864125A
Authority: SU
Inventors: Иван Владимирович Соболь; Альберт Константинович Бахирев
Original assignee: За витель ВСЕСОшЗ : IIА ТЕНТ hi, 13 ТЕХнич :; БйБЛиОТ-;
Priority date: 1980-01-04
Filing date: 1980-01-04
Publication date: 1981-11-15

Description

(54) ШИФРАТОР ДВОИЧНО-ДЕСЯТИЧНОГО КОДА

1

Изобретение относитс к автоматике и вычислительной технике и может быть использовано нри построении кодирующих устройств.

Известен двоично-дес тичный шифратор, содержащий элементы И, инвертор и дев ть ключей 1.

Недостаток известного шифратора состоит в том, что при необходимости получени числа в последовательном коде требуетс дополнительный преобразователь, например регистр сдвига. Последовательное выполнение операции шнфрации и преобразовани приводит к снижению быстродействи .

Наиболее близким к изобретению по технической сущности и схемному построению вл етс шифратор aBOH4Hq-дес тичного кода, содержащий дев ть ключей, выходы которых о бъединены и подключены к выходу шифратора . Кроме того, известный шифратор содержит элементы И и четырехразр дный регистр сдвига 2.

Недостаток данного шифратора двоичнодес тичного кода состоит в его сложности и низком быстродействии.

Цель изобретени - упрощение и повышение быстродействи .

Поставленна цель достигаетс тем, что в шифратор двоично-дес тичного кода, содержащий первый, второй, третий, четвертый, п тый, шестой, седьмой, восьмой и дев тый ключи, выходы которых объединены и подключены к выходу шифратора, введены два элемента, задержки, четыре элемента ИЛИ и два элемента НЕ, причем тактовый вход шифратора сое10 динен со входом первого элемента задержки, со входом первого ключа и с первыми входами первого, второго и третьего элементов ИЛИ, выходы которых соединены соответственно с входами третьего, п того и седьмого

15 ключей, выход первого элемента задержки соединен со входом второго ключа, со вторыми входами первого и третьего элементов ИЛИ, с первым входом четвертого элемента ИЛИ и через второй элемент задержки - со

Claims

20 входом четвертого ключа, со вторыми входами второго и четвертого элементов ИЛИ и с третьим входом третьего элемента ИЛИ, выходы третьего и четвертого элементов ИЛИ через 3 первый и второй элементы НЕ соответственно соединены со входами восьмого и дев того ключей, выход четвертого элемента ИЛИ соеданен со входом шестого ключа. На чертеже представлена блок-схема шифратора двоично-дес тичного кода. Он содержит ключи 1, соединенные с выходом 2 шифратора, тактовый вход 3, два элемента 4 и 5 задержки, четыре элемента 6-9 ИЛИ и даа элемента НЕ 10 и И. Шифратор работает следуюш 1м образом. При подаче тактового импульса на вход 3 шифратора сразу на входах первого, третьего, п того, седьмого и дев того ключей устанавливаетс единица двоичного кода, котора присутствует на этих ключах в течение- времени , равного длительности тактового импульса. Через врем , равное задержке тактового импульса на первом элементе 4 задержки, но не 5олее длительности тактового импульса единица устанавливаетс на входах второго, третьего, шестого и седьмого ключей. Еще через врем , равное задержке тактового импульса на элементах 4 и 5 задержки, единица уста навливаетс на входах четвертого, п того, шестого и седьмого ключей. После окончани длительности импульса с выхода второго элемента 5 задержки единица устанавливаетс на входах восьмого и дев того ключей с помошью элементов НЕ 10 и 11, котора при сутствует на этих ключах в течение времени, оставшегос до по влени следующего тактового импульса на входе 3 шифратора. Следова тельно, пауза между тактовыми импульсами должна быть равна ими меньше трех длительностей тактового импульса. За период по влени тактового импульса в результате на ключи 1 поступают следующие двоичные последовательности: 0001, 0010, ООН, 0100, 0101, ОНО, 0111, 1000, 1001. Если один из ключей 1 замкнут, то соответствующа ему последовательность передаетс на выход шифратора с частотой в четыре раза более частоты следовани тактовьн импульсов. Предложенное устройство можно использовать дл построени группы шифраторов, име щих одну общую схему из предложенных узлов и дополнительно требующих лишь наборы ключей 1. Технико-экономические преимуи1ества изобретени заключаютс в отсутствии кольцевого четырехразр дного регистра сдвига и в повышении быстродействи шифратора. Формула изобретени Шифратор двоично-дес тичного кода, содержащий первый, второй, третий, четвертый п тый, шестой, седьмой, восьмой и дев тый ключи, выходы которых объединены и подключены к вь1ходу ышфратора, отличающийс .тем, что, с целью упрощени и повышени быстродействи шифратора, в него введены два элемента задержки, четыре элемента ИЛИ и два элемента НЕ, причем тактовый вход шифратора соединен со входом первого элемента задержки, со входом первого ключа и с первыми входами первого, второго и третьего элементов ИЛИ, выходы которых соединены соответственно с входами третьего, п того и седьмого ключей, выход первого элемента задержки соединен со входом второго ключа, со вторыми входами первого и третьего элементов ИЛИ, с первым входом четвертого элемента ИЛИ и через второй элемент задержки - со входом четвертого ключа, со вторыми входами второго и четвертого элементов ИЛИ и с третьим входом третьего элемента ИЛИ, выходы третьего и четвертого элементов ИЛИ через первый и второй элементы НЕ соответственно соединены со входами восьмого и дев того ключей, выход четвертого элемента ИЛИ соединен со входом шестого кЛюча. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 304867, кл. G 06 F 5/02, 1967.
2.Авторское свидетельство СССР № 561958, кл. G 06 F 5/02, 1975 (прототип).