SU884151A1 - Счетчик импульсов - Google Patents
Счетчик импульсов Download PDFInfo
- Publication number
- SU884151A1 SU884151A1 SU802899792A SU2899792A SU884151A1 SU 884151 A1 SU884151 A1 SU 884151A1 SU 802899792 A SU802899792 A SU 802899792A SU 2899792 A SU2899792 A SU 2899792A SU 884151 A1 SU884151 A1 SU 884151A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- bit
- trigger
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) СЧЕТЧИК ИМПУЛЬСОВ
Изобретение относитс к автоматике и вычйс Лцтельной технике и может быть использовано в различных област х техники и промышленнос ти дл дес тичного счета входной последовательности импульсов. Известен счетчик импульсов, содержащий регистр сдвига, входной триггер, два триггера, коррекции, три элемента И и. элемент ИЖ Ц Недостаток этого счетчика импульсов заключаетс в относительной сложности его реализации . Известен также счетчик импутсов, содержащий элемент совпадени , триггер и регистр, который содержит разр ды, каждый из которых содержит элемент И и ИЛИ, первый вход элемента ИЛИ каждого разр да соединен с входом этого разр да, выход элемента ИЛИ каждого разр да соединен с первым входом элемента И того же разр да, второй вход и выход элемента И каждого разр да соединень соответственно с шиной установки и вькодом даниого разр да, который соединен с входом предыдущего разр да, вход сброса TfMirrepa соединен с первым выходом регистра, а первый и второй входы счетчика импульсов соединены соответственно с входом установки триггера и первым входом элемента совпадени , выход которого соединен с первым входом регистра 2. Недостатком этого счетчика импульсов вл етс его относительно больша сложность. Цель изобретени - упрощение счетчика импульсов . Цель достигаетс тем, что в счетчике импульсов , содержащем элемент совпадени , триггер и регистр, который содержит разр ;о 1, каждый из которых содержит элементы И и ИЛИ, первый вход элемента ИЛИ, каждого разр да соединен с входом этого разр да, выход элемента ИЛИ каждого разр да соединен с первым входом элемента И того же разр да, второй вход и выход элемента И каждого разр да соединены соответственно с шиной установки и выходом данного разр да, который соединен с входом предыдущего разр да, вход сброса триггера соединен с первым выходом регистра, а первый и второй входы счетчика импульсов соединены соответственно с входом установки 3. триггера и первым входом элемента совпадени выход которого соединен с первым входом регнстра , второй вход элемента совпадени соединен с вторым выходом регистра, третий выход которого соединен с вторым .входом регистра, третий и четвертый входы которого соединены соответственно с пр мым и инверсным выходами триггера, первый, второй и третий выходы регистра соединены соответственно с выходом элемента И второго разр да, выходом элемента ИЛИ третьего разр да и выходом элемента И первого разр да, первый вход регистра сдвига соединен с вторыми входами элементов ИЛИ первого и второго разр дов, второй, третий и четвертый входы регистра соединены соответственно с входом элемента ИЛИ последнего разр да , третьим входом элемента ИЛИ первого разр да и третьим входом элемента И первого разр да, На чертеже показана структурна схема счетчика импульсов. Счетчик импульсов содержит элемент 1 совпадени , триггер 2, и регистр 3, который содержит разр ды 4, каждый из которых содержит . элементы 5 И и 6 ИЛИ, первый вход элемента 6 ИЛИ каждого разр да соединен с входом этого разр да 4, выход элемента 6 ИЛИ каждого разр да соединен с первым входом элемента 5 И того же разр да, второй вход и выход элемента 5 И каждого разр да соединены соответственно с шиной 7 установки и выходом данного разр да 4, который соединен с входом предыдущето разр да, вход сброса триггера 2 соединен с первым выходом регистра 3, а первый 8 и второй 9 входы счетчика импульсов. соединены соответственно с входом установки триггера 2 и первым входом элемен та 1 совпадени , выход которого соединен с первым входам регистра 3, второй вход элемента 1 совпадени соединен с вторым выходо регистра 3, третий выход которого соединен с вторым входом регистра 3, третий и четвертый входы которого соединены соответственно с пр мым и инверсным выходами триггера 2, первый, второй и третий выходы которого соединены соответственно с выходом элемента 5 И второго разр да, выходом элемента 6 ИЛИ третьего разр да и йыходом элемента 5 И пер вого разр да, первый вход регистра 3 сдвига соединен с вторыми входами элементов 6 ИЛИ первого и второго разр дов, второй, третий и четвертый входы регистра 3 соединены соответственно с входом элемента 6 ИЛИ последнего разр да, третьим входом элемента 6 ИЛИ первого разр да и третьим входом элемента 5 И первого разр да. Счетчик импульсов работает следующим образом . В исходном состо нии регистр 3 сдвига устанавливаетс в нулевое состо зше сигналом логического нул , который подаетс по шине 7. При этом закрываютс все элементы 5 И всех разр дов 4 регистра 3 сдвига. Триггер 2 сбрасьтаетс в нулевое состо ние сигналом логического нул , который действует на выходе элемента 5 И второго разр да регистра 3 сдвига. Элемент 1 совпадени закрыт сигналом логического нул , который действует на выходе элемента 6 ИЛИ третьего разр да регистра сдвига 3. В режиме дес тичного счета на вход 9 подаетс последовательность импульсов частоты f/4, где f - частота тактовых импульсов, с которой осуществл етс сдвиг информации в регистре 3 путем питани элементов 6 ИЛИ 5 И тактовыми импульсами. На вход 8 поступает входна последовательность импульсов. Первый входной импульс инверсной пол рности устанавливает триггер 2 в единичное состо ние, вкотором на егопр мом выходе устанавливаетс сигнал логической единицы, поступающий также на выход элемента 6 ИЛИ первого разр да регистра сдвига 3. После окончани действи первого входного импульса триггер 2 возвращаетс в нулевое состо ние нулевым сигналом с выхода .элемента 5 И второго разр да регистра 7. Возврат триггера 2 в нулевое состо ние приводит к формированию на его инверсном выходе сигнала логической единицы, который открьгоает элемент 5 И первого разр да регистра сдвига 3, на первый вход которого в это врем сдвигаетс с выхода элемента 6 ИЛИ первого разр да регистра 3 сдвига сигнал логи еской единицы предыдущего состо ни триггера 2. Таким образом, на выходе элемента 5 И первого разр да регистра 3 сдвига формируетс сигнал логической единицьь который сдвигаетс с выхода регистра 3 на его вход. Спуст (N-1) такт, где N количество разр дов регистра 3 сдвига, на выходе элемента 5 И второго разр да регистра сдвига 3 будет действовать сигнал логической единицы. В это врем второй входной импульс, действующий на входе 8, устанавливает триггер 2 в единичное состо ние , в котором на его инверсном выходе устанавливаетс сигнал логического нул , закрьшающий элемент 5 И первого разр да регистра 3 сдвига. Следовательно, при единичном состо нии триггера 2 с выхода регистра 3 на его вход сдвигаютс сигналы логического нул до тех пор, пока триггер 2 не вернетс в нулевое состо ние, в которое его возвращает первый, начина с младщего разр да, сигнал логического нул , сдвигаемый с выхода элемента 5 И второго разр да регистра 3 сдвига. В данном случае триггер 2 будет находитьс в единичном
состо нии до сдвига с выхода элемента 5 И второго разр да регистра 3 сдвига сигнала логического нул во втором разр де младшей тетрады 0001. Сброс триггера 2 в нулевое состо ние сигналом логического нул с выхода злемента 5 И второго разр да регистра 3 сдви га приведет к формированию на выходе элемента 5 И первого разр да регистра 3 сдвига шгнала логической единицы, так как- злемент ИЛИ первого разр да запоминает сигнал логической единицы предыдущего состо ни триггера 2, а элемент 5 И первого разр да- регистра 3 сдвига открываетс сигналом инверсного выхода текущего состо ни триггера 2.
После сдвига сигнала логической единицы с выхода элемента 5 И первого разр да регистра 3 сдвига на его вход, триггер 2 находитс в нулевом состо нии, и остальные разр ды кода предыдущего состо ни регистра 3 сдвига переписываютс без изменени .
Таким образом, после второго входного им . пульса, действующего на входе 8, состо ние младщей тетрады иэмеинтс с кода 0001 на код 0010. Дальнейщие вычислени в младшей тетраде выполн ютс аналогично в виде двоичного счета до формировани кода 1000 (восемь), который при сдвиге его из старщих разр дов регистра сдвига 3 в младише, преобразуетс в код 1110 следующим образом.
В момент сдвига с выхода злемента 6 ИЛИ третьего разр да регистра 3 сдвига сигнала логической единицы четвертого разр да кода 1000 произойдет совпадение этого сигнала с импульсом управлени , действующим непрерьшно с частотой f/4 на входе 9. Это приводит к формированию на выходе элемента совпадени 1 сигнала логической единицы, который сдвигаетс в элементы 6 ИЛИ второго и первого разр дов регистра 2 сдвига, измен этим нулевые состо ни в третьем и втором разр дах тетрады 1000 на единичные.
Дев тый входной импульс измен ет состо ние в младшей тетраде с кода 1110 (восемь) на код 1111 (дев ть) таким же образом.
Дес тый входной импульс устанавливаетс триггер 2 в единичное состо ние, в котором он остаетс до сдвига с выхода злемента 5 И второго разр да регистра 3 сдвига кода второй тетрады, так как в коде 1111 младшей тетрады не содержитс ни одного нулевого кода . В это врем элемент 5 И первого разр да регистра 3 сдвига закрыт сигналом инверсного выхода триггера 2 и с выхода регистра 3 на его вход в младшей тетраде сдаигаютс сигналы логического нул , что приводит к изменению кода 1111 на код начального состо ни 0000..
Таким образом, осуществл етс переход счета из первой тетрады во вторую, вычислени в которой осущетсвл ютс аналогично.
В результате дес тичного счета входной последовательиости и шульсов в регистре сдвига формируетс двоич о-дес тичиый код, коду каждой тетрады которого сосответствует дес jni4Hoe число согласно таблице. .
Дес тичное чис о I Двоичный ксЛ тетрады О0000
0001
0010
ООП
0100
0101
оно
0111
U10
1111
. Следует отметить, что-данный счетчик импульсов может функционировать как в режиме дес тичного счета, так и в режиме двоичного счета.
Перевод счетчика импульсов в режим двоичного счета осуществл етс подачей на вход 9 сигнала логического 1дгл , который закрывает элемент совпадени 1.
Технико-экономические преимущества данно-. го счетчика импульсов заключаютс в упрощении устройства. По сравнению с известным из состава устройства исключены два трштера, элемент И и элемент ИЛИ и, кроме того, данный й етчик обеспечивает расширение функциональных возможностей.
Ф о.р мула н 3 о.б р е т е н и
Счегшк импульсов, содержащий злемент совпадени , триггер и регистр, который содержит разр ды, каждый из которых содержит 7элементы И и ИЛИ, первый вход элемента ИЛИ каждого разр да соединен с входом этого разр да , выход элемента ИЛИ каждого разр да соединен с первым входом элемента И того же разр да, второй вход и выход элемента И каждого разр да соединены соответственно с щиной установки и выходом данного разр да, который соединен с входом предыдущего разр да , вход сброса триггера соединен с первым выходом регистра, а первый и второй входы счетчика импульсов соединены соответственно с входом установки триггера и первым входом злемента совпадени , выход которого соединен с первым входом регистра, отлйчающис тем, что, с целью упрощени , второй вхо элемента совпадени соединен с вторым выходом регистра, третий выход которого соединен с вторым входом регистра, третий и четвертый входы которого соединены соответственно с пр мым и инверсным выходами триггера, первый, второй и третий выходы регистра соедиюны соответственно с выходом элемента И
7 о- Нвторого разр да, выходом злемента ИЛИ третьего разр да и выходом злемента И первого разр да, первый вход регистра сдвига соединен с вторыми входами злементов ИЛИ первого и второго разр доь, второй, третий и четвертый входы регистра соединены соответственно с входом злемента ИЛИ последнего разр да , третьим входом злемента ИЛИ первого разр да и третьим входом злемента И первого
разр да.
Источники информации,
прин тые во внимание при зкспертизе
1.Авторское свидетельство СССР № 538492, кл. Н 03 К 23/00, 1968.
2.Авторское свидетельство СССР по за вке N 2729230/18-21, кл. Н 03 К 23/00, 1979.
Claims (1)
- Ф ор мула из об р е т е н и яСчетчик импульсов, содержащий элемент совпадения, триггер и регистр, который содержит разряды, каждый из которых содержит /элементы И и ИЛИ, первый вход элемента ИЛИ каждого разряда соединен с входом этого разряда, выход элемента ИЛИ каждого разряда соединен с первым входом элемента И того же разряда, второй вход и выход элемента И каждого разряда соединены соответственно с ши, 7 ной установки и выходом данного разряда, который соединен с входом предыдущего разряда, вход сброса триггера соединен с первым выходом регистра, а первый и второй входы счетчика импульсов соединены соответственно с входом установки триггера и первым входом элемента совпадения, выход которого соединен с первым входом регистра, отлйчающийс я тем, что, с целью упрощения, второй вход элемента совпадения соединен с вторым выходом регистра, третий выход которого соединен с вторым входом регистра, третий и четвертый входа которого соединены соответственно с прямым и инверсным выходами триггера, первый, второй и третий выхода регистра соединены соответственно с выходом элемента И884151 8 второго разряда, выходом элемента ИЛИ третьего разряда и выходом элемента И первого разряда, первый вход регистра сдвига соединен с вторыми входами элементов' ИЛИ перво5 го и второго разрядов, второй, третий и четвертый входы регистра соединены соответственно с входом элемента ИЛИ последнего разряда, третьим входом элемента ИЛИ первого разряда и третьим входом элемента И первого Ю разряда.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802899792A SU884151A1 (ru) | 1980-03-28 | 1980-03-28 | Счетчик импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802899792A SU884151A1 (ru) | 1980-03-28 | 1980-03-28 | Счетчик импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU884151A1 true SU884151A1 (ru) | 1981-11-23 |
Family
ID=20885250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802899792A SU884151A1 (ru) | 1980-03-28 | 1980-03-28 | Счетчик импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU884151A1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2538949C1 (ru) * | 2013-10-03 | 2015-01-10 | Борис Михайлович Власов | Способ и устройство счета импульсов |
RU2604334C2 (ru) * | 2015-04-10 | 2016-12-10 | федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Способ и устройство счета импульсов |
-
1980
- 1980-03-28 SU SU802899792A patent/SU884151A1/ru active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2538949C1 (ru) * | 2013-10-03 | 2015-01-10 | Борис Михайлович Власов | Способ и устройство счета импульсов |
RU2604334C2 (ru) * | 2015-04-10 | 2016-12-10 | федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Способ и устройство счета импульсов |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3413452A (en) | Variable presetting of preset counters | |
SU884151A1 (ru) | Счетчик импульсов | |
SU421154A1 (ru) | Устройство для задания ритма | |
SU557360A1 (ru) | Устройство дл преобразовани двоичного кода | |
SU1275762A1 (ru) | Делитель частоты следовани импульсов | |
SU1264165A1 (ru) | Накапливающий сумматор | |
SU733109A1 (ru) | Троичный реверсивный п-разр дный счетчик импульсов | |
SU437061A1 (ru) | Генератор цепеей маркова | |
SU970706A1 (ru) | Счетное устройство | |
SU766021A1 (ru) | Счетчик с коэффициентом счета 2 +1 | |
SU705689A1 (ru) | Счетчик | |
SU1539774A1 (ru) | Генератор псевдослучайной последовательности | |
SU1156044A1 (ru) | Цифровой генератор гармонических функций | |
SU473184A1 (ru) | Устройство дл формировани и хранени вычетов чисел по модулю три | |
SU369715A1 (ru) | Троичный потенциальный триггер | |
SU445053A1 (ru) | Устройство дл цифровой индикации | |
SU409386A1 (ru) | Десятичный счетчик | |
SU373890A1 (ru) | Всесоюзная i | |
SU406226A1 (ru) | Сдвигающий регистр | |
SU790346A1 (ru) | Счетчик импульсов | |
SU1345350A1 (ru) | Устройство дл изменени пор дка следовани двоичного кода | |
SU450161A1 (ru) | Устройство дл формировани сигналов четверичного кода | |
SU367421A1 (ru) | ЦИФРОВОЕ УСТРОЙСТВО дл УСКОРЕННОГО ДЕЛЕНИЯ | |
SU669354A1 (ru) | Сумматор по модулю три | |
SU437229A1 (ru) | Делитель частоты |