SU473184A1

SU473184A1 - Устройство дл формировани и хранени вычетов чисел по модулю три

Info

Publication number: SU473184A1
Application number: SU1876086A
Authority: SU
Inventors: Николай Николаевич Епишин
Original assignee: Предприятие П/Я В-2962
Priority date: 1973-01-09
Filing date: 1973-01-09
Publication date: 1975-06-05

Description

1

Изобретение относитс к области вычислительной техники и дискретной автоматики.

Устройство дл формировани и хранени вычетов чисел по модулю три (свертка чисел по модулю три) предназначено, в основном, дл контрол передачи кодов.

Известны свертки чисел по модулю параллельного и последовательного типа. Свертки чисел параллельного типа при значительных аппаратурных затратах обладают высоким быстродействием. В тех случа х, когда не требуетс большого быстродействи , примен ют свертки чисел последовательного типа, реализаци которых не требует большого объема оборудовани .

Известные устройства содержат два триггера , два элемента задержки, входы которых соединены с единичными выходами соответствуюш ,их триггеров и два элемента «ИЛИ, выходы которых подключены к счетным входам соответствуюш;их триггеров, нулевые входы которых соединены с управл ющим входом устройства, дополнительные элементы задержки и формирователи.

Целью изобретени вл етс упрощение устройства.

Эта цель достигаетс благодар тому, что в информационные входы устройства подключены к первым входам элементов «ИЛИ,

вторые входы которых соединены с выходами соответствующих элементов задержки.

Это позвол ет осуществить непосредственное воздействие двоичных сигналов в соответствин с их весовыми функци ми и задержанных сигналов переноса на схемы «ИЛИ при формировании вычетов чисел «01, 10, 11.

На чертеже показана схема устройства.

Оно содержит два триггера 1 и 2, соединенных обратными св з ми в кольцо, два элемента «ИЛИ 3 и 4, выходы которых соединены со счетными входами триггеров, и два элемента задержки 5 и 6 в цеп х обратной св зи.

Устройство формирует вычеты чисел «01, 10, 11. Двоичные разр ды кода, вычеты которого требуютс получить в соответствии с их весовыми функци ми с помощью коммутационной аппаратуры, подаютс на входы элементов 3 и 4. Причем разр ды кода, имеющие значение весовой функции, равное «Ь, подаютс на вход элемента 4, а разр ды кода , имеющие значение весовой функции, равное «2, - на вход элемента 3. Другие входы этих логических схем соединены цеп ми обратной св зи, содержащими элементы задержки 5 и 6, которые обеспечивают задержку единицы переноса на врем действи входного импульса.

Двухразр дный регистр на счетных триггерах 1 старшего разр да вычета и 2 младшего

разр да вычета в совокупности с обратными св з ми представл ет собой накапливающий сумматор по модулю три, на котором в каждый такт работы образуютс вычеты чисел по модулю три.

Предмет изобретени

Устройство дл формировани и хранени вычетов чисел по модулю три, содержащее два триггера, два элемента задержки, входы

которых соединены с единичными выходами соответствующих триггеров и два элемента ИЛИ, выходы которых подключены к счетным входам соответствующих триггеров, нулевые входы которых соединены с управл ющим входом устройства, отличающеес тем, что, с целью упрощеии устройства, в нем информационные входы устройства подключены к первым входам элементов «ИЛИ, вторые входы которых соединены с выходами соответствующих элементов задержки.