SU1264165A1

SU1264165A1 - Накапливающий сумматор

Info

Publication number: SU1264165A1
Application number: SU853868083A
Authority: SU
Inventors: Борис Михайлович Власов; Сергей Тихонович Гузеев
Original assignee: Предприятие П/Я В-8662
Priority date: 1985-01-07
Filing date: 1985-01-07
Publication date: 1986-10-15

Abstract

Изобретение относитс к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и устройствах цифровой автоматики. Цель изобретени - повышение быстродействи . Накапливающий сумматор в каждом разр де содержит три RS-триггера , дев ть элементов И, четгфв элемента ИЛИ и шины управлени работой сумматора. 1 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано в процессорах ЭВМ и цифровым устройствам автоматики,

Цель изобретени - повышение быстродействи накапливающего сумматора .

На чертеже представлена функциональна схема двух разр дов накапливающего сумматора.

Сумматор содержит в каждом разр де злементы ИЛИ 1-4, злементы И 513 , триггеры 14-16, злемент НЕ. 17, выход 18 переноса в следующий разр д и выход 19 ускорени переноса в следующий разр д. Кроме того, сумматор содержит шину 20 управлени пересылкой кода, шину 21 управлени сложением, шину 22 разрежени приема кода и информационные входы 23.

Рассмотрим работу сумматора при выполнении операции сложени двух положительных чисел, представленных в двоичном коде. Будем считать,что код первого слагаемого хранитс в триггерах 14, а код второго слагаемого поступает в сумматор с входов 23. Триггеры 16 приемного регистра предварительно установлены в нулевое состо ние или прием информации в этот регистр осуществл етс парафазным кодом.

По первому временному такту (t ) выполн ютс злементарные операции (эр) приема кода второго слагаемого в приемный регистр (триггеры 16) и пересылка кода первого слагаемого, хран щегос в триггерах 14, в триггеры 15. Дл выполнени этих двух ЭО на шины 20 и 22 одновременно подаютс исполнительные импульсы.

Если в триггере 14 хранитс код единицы, то исполнительный импульс через элемент И 9 поступает на Sвход триггера 15 и установит его в единичное состо ние. Если же в триггере 14 хранитс код нул , то испол нительный импульс через элемент И 8 поступает на R-вход триггера 15 и устанавливает его в нулевое состо ние . После завершени выполнени этой 30 в триггерах 14 и 15 будут хранитьс одинаковые коды.

Если на шине 23 разр да имеетс высокий (низкий) потенциал, соответствук ций коду единицы, то исполнительный импульс через элемент И 12 поступает на S-вход триггера 16 и

устанавливает его в единичное состо ние . Если на шине 23 отсутствует потенциал, соответствукхций коду единицы , то триггер 16 установлен в

нулевое состо ние.

После переключени триггеров 15 и 16 создаютс услови дл формировани и распространени сигнала. cKBO3Ho.ro переноса.

В тех разр дах сумматора, в которых триггеры 14-16 хран т единицы на шине 18 формируетс потенциал переноса. Этот потенциал формируетс за счет логических злементов ИЛИ 1,2 и И 5. В данном разр де задержка сигнала переноса равна 2t. Если в следукщем разр де в триггере Ii6 или 15 будет хранитьс единица , то сигнал переноса, поступив шнй по шине 18 из младшего разр да, через элемент И 13 поступает на вход элемента ИЖ 2 данного разр да и одновременно на элемент ИЛИ 1 старшего разр да. Таким образом, в данном разр де задержка сигнала переноса будет только т, где t - задержка логических элементов И и ШШ,

После завершени формировани максимального сквозного переноса,

0 по третьему временному такту (tj) выполн етс формирование результата сложени гуаугк кодов за счет подачи на шину 21 исполнительного импульса . Если в рассматриваемом разр де

5 код, хран щийс в триггере 16, и сигнал переноса, поступивший из младшего разр да с выхода 18, равиы единице или нулю, т.е. одинаковы , то исполнительный импульс не

0 проходит на счетный вход- триггера 14 ив данном разр де состо ние триггера НЕ 14 мен етс . Если же код триггера 16 и значение потенциала переноса, поступившего из

5 младшего разр да, не совпадают,то исполнительный импульс по цепи элементов И 11 , ИЛИ 3 поступает иа входы элементов И 6 и 7 и инвертирует состо ние триггера 14,

Claims

Формула изобретени

Накапливающий сумматор, содержащий в каждом разр де три триггера, 5 три элемента ШШ и восемь элементов И, причем первый вход первого элемента И соединен с щиной управлени приемом кода в сумматор, второй вход соединен с информационным входом данного разр да сумматора, а вы ход первого элемента И подключен к S-входу первого триггера, единичный выход которого соединен с первым входом первого элемента ШШ и с пер вым входом второго элемента И, второй вход которого соединен с шиной управлени отношением сумматора, а выход второго элемента И подключен к первому входу второго элемента ИЛ второй вход которого соединен с выходом третьего элемента И, выход вт рого элемента ИЛИ соединен с первым входами четвертого и п того элементов И, вторые входы которых соединены соответственно с одиночным и нулевым выходами второго триггера, R- и S-входы которого соединены с выходами соответственно шестого и седьмого элементов И, первые входы которых соединены с шиной управлени пересылкой кода сумматора, а , вторые входы соединены соответствен но с нулевым и единичным выходами третьего триггера, R- и S-входы которого соединены с выходами соответственно четвертого и п того элементов И, первый и второй входы третьего элемента ШШ подключены со ответственно к выходу переноса и к выходу ускорени переноса предыдуще го разр да сзгмматора, первый вход 654 третьего элемента И соединен с первым входом третьего элемента ИЛИ, выходы первого и третьего элементов ИЛИ подключены к соответствующим входам восьмогоэлемента И, выход которого соединен с выходом переноса данного раэр да сумматора, отличающийс тем, что, с целью повышени быстродействи , сумматор дополнительно содержит четвертый элемент ИЛИ, дев тый элемент И и элемент НЕ, причем третий вход второго элемента И соединен с выходом элемента НЕ, вхед которого соединен с первым входом третьего элемента И, второй вход которого подключен к нулевому выходу первого триггера, а третий вход соединен с шиной управлени сложением сумматора, второй вход первого элемента ШШ соединен с выходом ускорени переноса данного разр да и с выходом дев того элемента И, первый вход которого подключен к выходу четвертого элемента ИЛИ, второй вход дев того элемента И соединен с первым входом третьего элемента ИЛИ, третий вход которого соединен с первым входом четвертого элемента ИЛИ и с единичным входом второго триггера, второй вход четвертого элемента ИЛИ соединен с единичным выходом первого триггера.