Бызывает изменени условий управлени эл&ментов И 5, 6 и 1. Кроме рассмотренной цепи, импульс с выхода элемента ИЛИ 10 1-го разр да поступает на вход элемента ИЛИ 3 младшего разр да. В св зи с тем, что триггер 4 переключалс из нулевого в единичное состо ние, импульс с выхода элемента ИЛИ 3 младшего разр да через элемент И 1 не проходит. Если в исходном состо нии в триггере 4 хранилс код единицы, то исполнительный импульс по цепи: элемент И 12, элемент ИЛИ 1О, элемент И 5, поступает на нулевой вход триггера 4 и переключает его в нулевое состо ние. Услови прохождени импульса только на нулевой вход триггера 4 обеспечены тем, что на входе элемента И 11 нет совпадени трех сигналов , на выходе элемента И 11 - нулевой потенциал, а на входе элемента И 5 - высокий потенциал за счет инвертировани нулевого потенциала элементом НЕ 8. Переключение триггера 4 в нулевое состо ние не измен ет услови управлени потенциальными входами элементов И 5,6, так как поступивший на нулевой вход триггера импульс через элемент НЕ 7 запрещает на врем длительности этого импульса работу элемента И 11. И в этом случае услови управлением входами элементов И 5,6 и 1 сохран ютс независимо от переключени триггера 4. Импульс с выхода элемента ИЛИ 10 через элемент ИЛИ 3 младшего разр да поступает на вход элемента И 1 и проходит в следующий старший разр д до переключени триггера 4, что сокращает врем распространени переноса на врем переключени триггера. Это повышает быстродействие работы устройства . По второму временному такту формируетс результат суммировани двух чисел . Как было отмечено выше, формирование и рас ространение переноса в I -ом разр де начинаетс сразу же после по влени первого исполнительного импульса. Формирование поразр дного и сквозного переноса в С -ом разр де сумматора соответствует следующему логическому выражению , VP.,/Y.U,), где U, i - значение сигнала шины управлеи инвертированием; YO - сигнал на нулевом входе тригера 4; Y, - сигнал на единичном входе триггера 4. После распространени сигнала перено са на шину 15 подаетс импульс сложени . Если в С -и разр д поступил перенос из ( L + 1)-го разр да, то импульс сложени по цехш: элемент И 13, элемент ИЛИ 10, поступает на входы элементов И 5, 6 и производит инвертирование триггера 4. Если до прихода импульса сложени в триггере 4 хранилс код единицы, сигнал переноса по цепи: элемент И 1, элемент ИЛИ 3 поступает в старший разр д. Если в I -ом разр де хранилс код нул , а второе слагаемое х равно единице, то при переключении триггера 4 прекрашаетс выдача сигнала переноса в старший раз р д, что при определенных обсто тельствах может Щ)ивести к сбою работы устройств В рассматриваемом устройстве наличие св зи выхода элемента ИЛИ 10 со входом элемента ИЛИ 3 исключает вли ние переключени триггера 4 sa формирование переноса на врем , равное длительности импульса сложени , что повышает надежность работы устройства. Рассмотрим выполнение логических и вспомогательных операций. До начала выполнени логического сложени первое слагаемое хранитс в регист ре (триггер 4), а второе слагаемое поступает по шине X j . Дл выполнени логического сложени на шину 16 подаетс потенциал разрешени выполнени этой операции, на шину 17 - исполнительный импульс. Если код второго слагаемого равен единице, то исполнительный импульс по цепи: элемент И 12 элемент ИЛИ 10 и элемент И 6, поступает на единичный вход триггера 4. Если код второго слагаемого равен нулю, то состо ние триг гера 4 не измен етс . Таким образом, сумматор реализует следующее логическое выражение: .X.VYiX.YiVX, соответствующее логическому сложению кодов двух чисел. До начала выполнени логического умножени первый код хранитс в триггерах 4, а второй код поступает по шине х j . Как правило, в устройствах, выполн ющих операции сложени и вычитани , гфедусмат риваютс логические элементы И дл пере дачи пр мого и инверсного кодов, хран шихс в хфиемном регистре (на чертеже не показан). При наличии логическогоэлемента дл передачи инверсного кода операци выполн етс за один временный такт за счет подачи исполнительного им- пульса на шину передачи инверсного кода . В этом случае исполнительный кмпульс через элемент ИЛИ 10 поступает на элемент И 5 и устанавливает в нулевое состо ние триггер 4, т. е. в единичном состо нии остаютс только тригг ы тех разр дов, в которых значение кода второго сомножител равно единице. С целью сокращени временных задержек в цеп х переносов широко примен ютс схемы групповых переносов сигналов. Дл ускорени выключени логических элементов в цеп х переносов примен ютс цепи гашени переносов. Дл гашени переносов в каждом разр де требуетс как минимум один диод. Предложенное устройство не требует дополнительного оборудовани дл выполнени этой вспомогательной операции, гашение переносов во всех разр дах осуществл етс за счет подачи сигнала на шину 16. Предложенное устройство выполнено только на трех типах логических элементов (и, ИЛИ, НЕ) и содержит один триггер на каждый двоичный разр д. При этом обеспечено повышение быстродействи и расширение функциональных возможностей устройства . Формула изобретени Двухтактный г - разр дный сумматор накапливающего типа, содержащий в каждом L-OM разр де ( L 1,2, ...,п) триггер типа R - S , установочные входы которого подключены к выходам двух элементов И, одни из входов которых соединены между собой и подключены к выходу первого элемента ИЛИ, выход второго элемента ИЛИ соединен с другим входом первого элемента И и через элемент НЕ - с другим входом второго элемента И, выход которого подключен через второй элемент НЕ ко входу третьего элемента И и с одним из входов четвертого элемента И, соответствующие входы второго элемента ИЛИ соединены с выходом третьего элемента И, другие входы которого подключены к первой шине управлени и инверсному выходу триггера соответственно, со второй шиной управлени и с выходом первого элемента И, элементы И, ИЛИ, отличающийс тем, что, с целью упрощени устройства и повышени быстродействи , в нем входы первого элемента ИЛИ соединены с выходами п того и шестого элементов И, первые входы которых подключены к соответствующим шинам управлени ; второй вход