SU1432784A1 - Преобразователь двоичного кода в код системы остаточных классов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  у //осогласовани  с вычислительными машинами , функционирующими Б системе остаточных классов, и в технике св зи при использовании передачи информации кодами системы остаточных классов . Цель изобретени  - сокращение количества оборудовани . Эта цель достигаетс  тем, что преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр 1, дополнительный регистр 2, коммутатор 3, сумматор 4 и схему 5 сравнени , имеет новую организацию св зей. 1 ил.

Description

.г

7 X-Mfji:

/

т

(Л

.

т-1 :

т:

Л;

г-

т:

ь ч

00 42

JW в

X

f0i

Изобретение относитс  к вычислительной технике и может быть использовано дл  согласовани  с вьгшсли- тельными устройствами, функционирующими в системе остаточных классов, а также в технике св зи при использовании передачи информации,кодами системы остаточных классов.

Целью изобретени   вл етс  .сокра- щение количества оборудовани .

На чертеже представлена схема преобразовател  двоичного кода в код системы остаточных классов.

Преобразователь содержит входной регистр 1, Дополнительный регистр 2, коммутатор 3, сумматор 4 схему 5 сравнени , тактовый вход 6, информационньш вход 7, выход 8, вход 9 на- чальной, установки, вход 10 значени  модул , и вход 11 дополнительного кода модул .

Работа преобразовател  основана на следующих соотнопени х:

K-m + 1 -К

тш-г X 2+ ,

„т-г

2 + Ац.,

+ А

k-ni+2

S,., (S,-- 2 + А;-, );

S(, ( 2 + Ад) modp X modp

где р - значение модул ;

X - значение числа в двоичной

системе счислени ; (1 1 +К)- коэффициенты в двоичной системе счислени , А,1,А, 111

m log, + 1 - количество двоичных разр дов, необходимы дл  -представлени  р;

Sg(e О - K-in+2) - промежуточные результаты.

При переводе в каждом такте при S - 1S р осуществл етс  вычитание (S; - 1 - р), причем, так как то вычитание требуетс  не более одного раза.

Умножение на два в двоичной системе счислени  эквивалентно сдвигу на один разр д влево, а последующее сложение с одноразр дным двоичным числом эквивалентно подстановке этого числа в младший разр д результата .

Преобразователь работает следующим образом.

Поступающий на вход 9 начальной установки преобразовател  единичньш

Q

5

Q

5

импульс осуществл ет запись ипадших (К-т+2) разр дов двоичного числа X во входной регистр 1, а старших (m-l) разр дов числа X - в дополнительный регистр 2, причем в т-й (старший) разр д регистра 2 записываетс  логический О,

Поступление старщих (m-l) разр дов двоичного числа X на вход дополнительного регистра 2 обеспечиваетс  коммутатором 3 только в режиме начальной установки.

В процессе дальнейшей работы преобразовател  коммутатор 3 подключает к входу дополнительного регистра 2 выход сумматора 4,

Далее на вход 6 преобразовател  подаетс  пачка из (К-т+1) импульсов, В каждом такте m разр дов с выхода регистра 2 и старший разр д с выхода регистра поступают на второй вход схемы 5 сравнени  и на вход второго слагаемого сумматора 4, На схеме 5 сравнени  производитс  сравнение со значением р, поступающим на ее первый вх од с входа 10 преобразовател , и, если входное число больше или равно р, то вырабатываетс  сигнал на выходе схемы 5 сравнени , по которому в сумматоре 4 входное число складываетс  с дополнительным кодом р, поступаюЕцим с входа I 1 преобразовател . Если входное число меньше р, то оно проходит на выход сумматора .4 без изменени . Младшие m разр дов суммь с выхода с -мматора 4 поступают через коммутатора 3 в регистр 2 и на выход 8 преобразовател . При этом осуществл етс  в каждом такте сдвиг на один разр д младших, разр дов числа X во входном регистре 1,

По окончании пачки входных тактовых импульсов на входе 6 преобразовател , на выходе коммутатора 3 и, следовательно , на выходе 8 преобразовател  присутствует двоичное представление числа X по модулю р,

I

Claims (1)

1. Формула изобретени 

   Преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр, дополнительный регистр, коммутатор, сумматор и схему сравнени , причем вход начальной установки преобразовател  соединен с управл ющим входом коммутатора , выход которого  вл етс  выходом прспбр }зовател , входы старших разр дов информационного входа которого соединены с первым информационным входом коммутатора, тактовый вход преобразовател  соединен с входом разрешени  записи дополнительного регистра, входы значени  модул  и дополнительного кода модул  преобразовател  соединены соответственно с первым входом схемы сравнени  и входом первого слагаемого сумматора-, вход разрешени  которого соединен с выходом схемы сравнени , отличающийс  тем, что, с целью сокращени  количества оборудовани , вход начальной установки преобразовател  соединен с установочными входа

   ми входного регистра и дополнительного регистра, выходы разр дов которого и выход старшего разр да входного регистра соединены соответственно с входами разр дов второго входа схемы сравнени  н входами разр дов второго слагаемого сумматора, выход которого соединен с вторым информационным входом коммутатора, выход которого соединен с информационным входом дополнительного регистра,тактовый вход преобразовател  соединен с входом разрешени  сдвига входного регистра, информационный вход которого соединен с входами младших разр дов информационного входа преобразовател .