SU940299A1 - Устройство дл декодировани двоичных кодов Хемминга - Google Patents

Устройство дл декодировани двоичных кодов Хемминга Download PDF

Info

Publication number
SU940299A1
SU940299A1 SU803220084A SU3220084A SU940299A1 SU 940299 A1 SU940299 A1 SU 940299A1 SU 803220084 A SU803220084 A SU 803220084A SU 3220084 A SU3220084 A SU 3220084A SU 940299 A1 SU940299 A1 SU 940299A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
counter
additional
Prior art date
Application number
SU803220084A
Other languages
English (en)
Inventor
Владимир Семенович Давыдов
Анатолий Борисович Жуков
Original Assignee
Новосибирский электротехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новосибирский электротехнический институт filed Critical Новосибирский электротехнический институт
Priority to SU803220084A priority Critical patent/SU940299A1/ru
Application granted granted Critical
Publication of SU940299A1 publication Critical patent/SU940299A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

1
Изобретение относитс  к икшульсной технике и может использоватьс  в аппаратуре передачи данных по каналу с помехами .
Известное устройство дл  декодировани  двоичных кодов Хемминга, содержащее регистр сдвига, сумматоры по модулю 2, входы которых св заны с  чейками регистра сдвига в соответствии с уравнени ми проверок, и дешифратор про- Q верок, входные шины которого соединены с выходами соответствующих сумматоров по модулю 2, а выходные нганы - со счетными входами соответствующих  чеек регистра сдвига .-is
Однако данное устройство имеет повышенную сложность реализации при декодировании информационных посыпок большой длины. Сложность такого уст- 20 ройства обуславливаетс  наличием в схеме параллельных сумматоров по модулю 2, количество входов у которых зависит от длины декодируемого слова. Pea- .
лизаци  сумматоров по модулю 2 с 6ол1 шим числом входов представл ет значн тельную сложность из-за использовани  большого количества логических cxei при построении многовходовых сумматоров по модулю 2. Использование дешифратора проверок, формирующего вектор дл  исправлени  ошибок, значительно усложн ет устройство, так как с увеличением длины декодируемой посылки увеличиваетс  число схем совпадений, на которых построен дешифратор проверок, а кроме того, возникает необходимость в использовании многовходовых схем совпадений С Я J.
Наиболее близким по технической сущности к предлагаемому  вл етс  уст ройство дл . декодировани  двоичных кодов Хемминга, содержащее счетчики, триггеры, входные элементы И, гумматор , элемент ИЛИ, выходной элемент И, к сдвиговой регистр, тактовый вход которого соединен с.шиной Тактировани , кроме того, счетный вход первого счетчика соединен с шиной тактировани  и со счетным входом второго счетчика, а каждый из выходов подключен к одному из входов соответствующего входного элемента И, выход которого соединен со счетным входом одноименного триггера, нулевой выход которого подключен к одному из разр дных входов второго счетчи ка, нулевой выход первого разр да и единичные выходы последующих разр дов которого соединены с входами вьпсодного элемента И, выход которого подключен к одному из выходов сумматора, другой Вход которого соединен с выходом послед него разр да сдвигового регистра, а выход подключен к одному из входов элемента ИЛИ, другой Е5ход которого подклю чен ко вхоцной шине а выход - к информационному входу сдвигового регистра, при этом другие входы входных элементов И объединены и подключены к информационной входной шине. Однако известное устройство имеет достаточную сложность реализации, о словленную тем, что в устройстве используетс  два счетчика, а это щшводит к дополнительным усложнени м при построении устройств дл  декодировани  двоичн кодов Хемминга. Цель изобретени  - упрощение устройства дл  декодировани  двоичных: кодов Хеммикга. Поставленна  цель достигаетс  тем, 4i;o в устройство дл  декодировани  двоич ных кодов Хемминга, содержащее счетчики , триггеры, входные элементы И, сумматор , элемент ИЛИ, выходной элемент И и сдвиговый регистр, тактовый вход которого соединен с щиной тактировани , и к этой же шине тактировани  подключен вход счетчика, каждый из выходов которого соединен с одним из входов соответ ствуюнгего вхрцного элемента И, выходкого- роге соединен со счетным входом одноименн го триггера, а выход выходного элемента И подключен к одному из входов сумматора , другой Вход которого соединен с выходом последнего разр да сдвигового регистра, а выход подключен к одному из входов элемента ИЛИ, другой вход которого подключен к входной шине, а выход к информационному входу сдвигового регистра , при этом другие входы входных элементов И объединены и подключены к информационной шине, введены четыре дополнительных элемента И и дополнительный триггер, счетный вход которого подключен к выходу первого дополнительного элемента И, а выход - к одному из входов выходного элемента И, первый вход которого соединен с инверснъ1м вы ходом счетчика, а другие - с Пр мыми, кроме того, нулевые выходы триггеров подключены к входам одноименных дополнительных элементов И, другие входы которых объединены и подключенъ к выходу первого дополнительного элемента И, входы которого соединены с единичными выходами счетчика, причем установочные входы счетчика подключены к Выходам соответствукщих дополнительных элементов И, . На чертеже приведена блок-схема предлагаемого устройства дл  декодировани  двоичных кодов, например, с длиной слова, равной 7. Устройство дл  декодировани  двоичных кодов Хемминга содержит тактовую шину 1, первый счетчик 2, первый дополнительный элемент И 3, другие дополнительные элементы И 4, информационную вкоцнуюшину 5, входные элементы И 6, триггеры 7, Тюполнигельный триггер 8, выхоаной элемент И 9, элемент ИЛИ 10, с цвиговый регистр 11, сумматор 1 2, причем тактовые выходы счетчика 2 и сдвигового регистра 11 подключены к тактовой шине 1, а информационна  шина 5 подключена к одному из входов элемента ИЛИ 10 и к соединенным между собой первыми входами Входных элементов И 5, вторые входы которых подключены к одноименным единичным выходам счетчика 2, Выходы входных элементов И 5 соединены со c4eTHbnvoi входами одноименных триггеров 7, нулевые выходы которых соединены соответственно с одними входами дополнительных элементов И 4, другие выходы которых объединены и подключены к выходу первого дополнительного элемента И 3. Этот выход также подключен к счетному входу триггера 8, выход которого соединен с одним из входов выходного элемента И 9, первый вход которого соединен с нулевым выходом счетчика 2, а другие - с единичными. Кроме того, единичные выходы счетчика 2 подключены к входам первого дополнительного элемента И 3. Один вход сумматора 12 соединен с выходом выходного элемента И 9, а другой подключен к выходу последнего разр да сдвигового регистра 11, первый разр д которого через элемент ИЛИ 10 соединен с выходом сумматора. Устройство дл  декодировани  двоичн кодов Хемминга работает следующим об разом. В исходном состо нии все триггеры устройства наход тс  в нулевом состо НИИ (установка триггеров в О на схеме не указана). Посыпка двоичных символов, закодированна  в коде Хемминга, поступает одновременно на все входные элементы И 6, в то же врем  через элемент ИЛИ 10,спуст  И тактов, число которых определ етс  длиной декодируемой посылки она записываетс  в сцвиговый регистр 11.Счетчик 2 осуществл ет подсчет тактовых импульсов. В зависимости от состо ни  триггеров счетчика 2 измен ютс  режимы работы входных элементов И 6. Рассмотрим случай, когда из линии сЬ зи поступают символы кода а «,, а а а а, где а. - проверочные, а а Ч информационною разр ды кода. Состо ние триггеров счетчика можно выразить в виде табл. 1 Таблица Исход  из даннъЬс табл. 1, элементы И 6 пропускают соответственно символы а а, а а.,; а а а а а, ag а, . Полученные символы полностью соответствуют .символам, наход щимс  в ура нени х проверок кода Хемминга. Дапее разделенные символы поступают на счет ные входы одноименных триггеров 7, которые позвол ют осуществить операцию сложени  по модулю 2 и запомнить результат сложени . Каждому сочетанию состо ний триггеров соответствует двои ное число, называемое синдромом ошибки , которое указывает номер поврежденного разр да. 0 ( 5 Состо ни  элементов пам ти после вычислени  синдрома приведены в табл.. 2. ;jr а б л и ц а 2 1 а, /+/ а, /+/ а., /+/ а -155t 2 а. /+/ а. /+/. а /+/ а.. уЬ 3 а. /+/ а.. /+/ а. /+/ а, ь6 Процесс декодировани  происходит в два цикла, В первом цикле происходит вычисление синдрома, а во втором - коррекци  прин той комбинации. Конец цикла определ етс  при помощи первого дополнительного элемента И 3. Как только на всех единичных выходах счетчика 2 по вл ютс  все единицы, элемент И 3 открьшаетс  и на следующем такте синдром ошибки, вычисленной при помощи триггеров 7, через элементы И 4 запишетс  в инверсном коде в счетчик 2. Сигнал, поступающий с выхода элемента И 3, устанавливает триггер 8 в единичное состо ние, тем самым осуществл етс  подготовка к работе выходного элемента И 9. Во втором цикле счетчик 2 также осуществл ет подсчет тактовых импульсов. Если синдром ошибки отличен от О, т,е. в канале св зи произошло искажение . символа на И-ой позиции, то через И тактов, счита  такт записи в счетчик 2, на выходе выходного элемента И 9 по витс  логическа  1, Полученный вектор ошибки суммируетс  по модулю 2 при помощи сумматора 12с прин той кодовой посылкой. Далее исправленна  кодова  посылка через элемент ИЛИ 10 записываетс  в сдвиговый регистр 11. Таким образом, осуществл етс  кор рекци  одиночной сшибки. Рассмотрим процесс декодировани  на конкретном примерю. Допустим передаетс  посылка 10 1О 101, закодированна  в коде Хемминга. В результате действи  помех и линии св зи происходит ее искажение и на вход устройства приходит посылка 10 00 101. Наиболее удобно процесс декодировани  предстаьать в виде табл. 3, из которой видно, как происходит вычисление синдрома ошибки (НО), запись его в инверсном виде (001) на восьмом такте во вторюй счетчик, определеше вектора ошибки и коррюкци  прин той кодовой посылки , .
S40299
8 . ТаблицаЗ
Вх.1000101
1О10101О1 О
б
OllOOllOO 1
ОО0111111
и
Вых, 1 о о о 1 о 1
Вых. 0000001
Вых. 00 О О 1 О 1 С. Р.
11001
о 00 о 90 о 1
О о 00110
Т.
Вых. С. Р.
Вых. И
Вых. С. М.
Включение в схему устройства дл  декодировани  двоичных кодов Хемминга дополнительных элементов И и триггера позвол ет упростить его без нарушени  рабсгтоспособности в целом и без изменени  технических характеристик.
Упрощение достигаетс  исключением из схемы устройства дл  декодировани  двоичных кодов Хемминга, вз того за / прототип, одного счетчика.
Счетчт1К по своей структуре гораздо сложле з эл }мептов И, которые  вл кзггс 
О
Оп.
10 1 о
о1 и
о о
о
о 1
1 О О О
о о о
О О 1
О
о 1
101 о
одним из простейших элементов электронной техники, стоимость которых значительно уступает стоимости счетчика. Введение же триггера соответствует исключению из счетчика одного триггера.

Claims (2)

  1. Таким образом, изобретение значительно проще по сравнению с известными устройствами , кроме того, оно по стоимости гораздо дешевле, чем сушествующие устройства дл  декодировани  двоичных кодов Хемминга, Особенно значительным этот фактор будет при декодироваНИИ информационных посылок большой длины. Формула изобретени  Устройство дл  декодировани  двоичных кодов Хемминга, содержащее счетчи ки, триггеры, входные элементы И, сумматор, элемент ИЛИ, выходной элемент И и сдвиговый регистр, тактовый вход которого соединен с шиной тактировани , и к этой же шине тактировани  подключен вход счетчика, каждый из выходов которого соединен с одним из входов соответствующего входного элемента И, выход которого соединен со счетным входом одноименного триггера, а выход выходного элемента И подключен к одному из входов сумматора, другой вход которого соединен -с выходом последнего разр да сдвигового,регистра , а выход подключен к одному из входов элемента ИЛИ, другой вход которог подключен к входной шине, а выход - к информационному входу сдвигового регистра , при этом другие входы входных эле ентов И объединены и подключе 9 9 ны к информационной шине, отличающеес  тем, что, с целью упрощени  устройства, в него введены четыре дополнительных элемента И и дополни- тельный триггер, счетный вход которого подюгючен к выходу первого дополнительного элемента И, а выход - к одному из входов выходного элемента И, первый вход которого соединен с инверсным выходом счетчика, а другие - с пр мыми , кроме того, нулевые выходы триггеров подключены к входам одноименных дополнительных элементов И, другие которых объединены и подключены к выходу первого дополнительного элемента И, входы которого соединены с единичными выходами счетчика, причем установочные входы счетчика подключены к выходам соответствующих дополнительных элементов И. Источники информации, прин тые во внимание при экспертизе 1. Четвериков В. Н. Преобразование и передача информации, в АСУ. М., Высша  школа, 1974, с. 73.
  2. 2. Авторское свидетельство СССР по за вке № 2914442/18-24,
SU803220084A 1980-12-16 1980-12-16 Устройство дл декодировани двоичных кодов Хемминга SU940299A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803220084A SU940299A1 (ru) 1980-12-16 1980-12-16 Устройство дл декодировани двоичных кодов Хемминга

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803220084A SU940299A1 (ru) 1980-12-16 1980-12-16 Устройство дл декодировани двоичных кодов Хемминга

Publications (1)

Publication Number Publication Date
SU940299A1 true SU940299A1 (ru) 1982-06-30

Family

ID=20932715

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803220084A SU940299A1 (ru) 1980-12-16 1980-12-16 Устройство дл декодировани двоичных кодов Хемминга

Country Status (1)

Country Link
SU (1) SU940299A1 (ru)

Similar Documents

Publication Publication Date Title
EP0681373B1 (en) Convolutional interleaver with reduced memory requirements and address generator therefor
US4868827A (en) Digital data processing system
SU940299A1 (ru) Устройство дл декодировани двоичных кодов Хемминга
US3373269A (en) Binary to decimal conversion method and apparatus
US3026035A (en) Decimal to binary conversion
US3748449A (en) Device for determining the median number in a series of numbers
KR100243468B1 (ko) 듀얼 포트 메모리를 이용한 길쌈 인터리버 /디인터리버
SU1051709A1 (ru) Устройство дл декодировани двоичных кодов Хемминга
SU892714A1 (ru) Устройство дл декодировани двоичных кодов хемминга
SU495658A1 (ru) Генератор функций уолша
SU1432784A1 (ru) Преобразователь двоичного кода в код системы остаточных классов
SU930666A2 (ru) Устройство дл декодировани циклических линейных кодов
SU1190524A1 (ru) Устройство дл декодировани корректирующих циклических кодов
SU1117848A1 (ru) Дешифратор двоичного циклического кода
SU838701A1 (ru) Устройство дл формировани кратчай-шЕгО пуТи B цифРОВОй СЕТи СВ зи
SU729849A2 (ru) Устройство дл исправлени ошибок
SU481042A1 (ru) Устройство дл решени систем линейных алгебраических уравнений
RU2029434C1 (ru) Устройство для формирования остатка по произвольному модулю от числа
SU786030A1 (ru) Устройство дл исправлени стираний
SU1444811A1 (ru) Устройство делени полиномов
JPS5492108A (en) Lead-solomon code encoding method
SU1615702A1 (ru) Устройство дл нумерации перестановок
SU877555A1 (ru) Устройство дл выполнени быстрого преобразовани Фурье
SU1399894A1 (ru) Кодер
SU1264168A1 (ru) Генератор псевдослучайной последовательности