SU1264168A1 - Генератор псевдослучайной последовательности - Google Patents

Генератор псевдослучайной последовательности Download PDF

Info

Publication number
SU1264168A1
SU1264168A1 SU843692870A SU3692870A SU1264168A1 SU 1264168 A1 SU1264168 A1 SU 1264168A1 SU 843692870 A SU843692870 A SU 843692870A SU 3692870 A SU3692870 A SU 3692870A SU 1264168 A1 SU1264168 A1 SU 1264168A1
Authority
SU
USSR - Soviet Union
Prior art keywords
modulo
group
bits
inputs
register
Prior art date
Application number
SU843692870A
Other languages
English (en)
Inventor
Михаил Александрович Иванов
Original Assignee
Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт filed Critical Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт
Priority to SU843692870A priority Critical patent/SU1264168A1/ru
Application granted granted Critical
Publication of SU1264168A1 publication Critical patent/SU1264168A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть ис- , пользовано дл  получени  двоичноL-ричной псевдослучайной последовательности с самоконтролем. .Пель изобретени  - повьшение точности. Генератор содержит генератор импульсов , регистры пам ти, умножители по чодулю L , сумматорм по модулю L , делители по модулю L, сумматоры по модулю два, элемент ИЛИ, элемент И. Технико-экономический эффект от использовани  предлагаемого устройства - повьшение его точности - св (Л зан -с организацией самоконтрол  за правильностью формировани  -двоичнос L-ричной псевдослучайной последовательности . 1 ил.

Description

ю
05 4
Од

Claims (1)

  1. 00 Изобретерше относитс  к вычислительной технике и. может использоватьс , например, в устройствах фор мировани  входных воздействий, вход щих в сГостав систем диагностирова ни  цифровых объектов. Цель изобретени  - по.вышение точ ности генератора. На чертеже приведена блок-схема генератора. Генератор содержит генератор импульсов, регистры 2 пам ти, умножители 3 по модулю L, сумматоры 4 по модулю L, делители 5 по модулю Ц сумматоры 6 по модулю два, элемент ИЛИ 7, элемент И 8. Генератор позвол ет получить лвoичнo-L pичнyю псевдослучайную последовательность с самоконтролем. Генератор работает следующим образом . В исходном состо нии в одном из регистров 2 должен быть записан ненулевой код. В каждом такте работы в первый регистр записываетс  с выхода первого делител  5 код числа ,, j anQat ±ia-v-Qiliiii§iQA где Q - содержимое -го регистра а. - коэффициенты образующего многочлена; . -а - свободный член образующего многочлена. Во второй регистр переписываетс  содержимое первого регистра, в N-й регистр - содержимое .N-l-ro регист ра. В каждом умножителе 3 выполн ет с  операци  , т.е. содержимое 1--ГО регистра умножаетс  на соответ ствуюп ий коэффициент образуюп1его многочлена. Су {матор 4 суммирует вс полученные значени  . Полученна сумма в первом делителе 5i делитс  на - а, . Все операции выполн ютс  п модулю L . Рассматривалс  принцип функциони ровани  собственно генератора псевд случайных последовательностей, кото рому соответствуют перва  группа ум ножител  3, первый делитель 5 , пер . вый сумматор.4| и Ы+1 регистров. Оставшиес  блоки устройства вво д тс  дл  организации самоконтрол  Умножители 3 второй группы выполн  ют преобразовани  , i Q riQN + l Второй сумматор 4 вычисл ет сумму указанных значений, котора  затем делитс  на - во втором: делителе 5 и поступает на первую группу входов схемы сравнени , выполненной на элементах 6-8. На вторую группу входов схемы сравнени  поступает код числа с выходов первого регистра 2, При правильной работе генератора эти два L-ричных числа равны. При нарушении уравнений работы генератора в момент по влени  импульса с выхода генератора 1 на выходе элемента И 8 по вл етс  сигнал ошибки. Формула изобретени  Генератор псевдослучайной последовательности , содержащий группу из N+1 регистров пам ти, первый делитель по модулю L, первый сумматор по модулю L, первую группу из N умножителей по модулю L (L,N - любые целые числа, генератор импульсов, выход которого соединен с синхронизирующими входами регистров пам ти группы, выходы разр дов первого сумматора по модулю L соединены с входами соответствующих разр дов первого делител  по модулю L, выходы разр дов KOTopoio соединены с входами соответствующих разр дов первого регистра пам ти группы, выходы разр дов i-ro (i - 1,N) регистра пам ти группы соединены с входами соответствующих разр дов i+1-го регистра пам ти и с входами соответствующих разр дов i-ro умножител  по модулю L первой группы, выходы разр дов которого соединены с i-й группой входов первого сумматора по модулю L соответственно, отличающийс  тем, что, с целью повьшени  точности, он содержит вторую группу умножителей по модулю L,, группу из М сумматоров по модулю два (М - число разр дов renepajoра ) , второй сумматор по -модулю L,, второй делитель по модулю L, элемент И, элемент ИЛИ, выход которого соединен с первым входом элемента И, вых-од которого  вл етс  выходом Ошибка генератора, информационным выходом которого  вл ютс  выходы разр дов N+1- го регистра пам ти группы., выход генератора импульсов соединен с вторым входом элемента И, выходы разр дов i+l-ro регистра пам ти группы соединены с входами соответствующих разр дов i-ro умножител  по модулю L второй группы, выходы разр дов которого соединены с i-й группой входов второго сумматора по модулю L, выходы разр дов которого соединены с входами соответствующих 1 азр дов второго делител  по модулю L, выхо 684 ды разр дов которого соединены с первыми входами соответствующих сумматоров по модулю два группы, выходы .которых соединены с соответствуницими входами элемента ИЛИ, выходы разр дов первого регистра пам ти группы соединены с вторьми входами соответствующих сумматоров по модулю два группы.
    J Ч гГ7Т1Н- 1У
    Ч
SU843692870A 1984-01-20 1984-01-20 Генератор псевдослучайной последовательности SU1264168A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843692870A SU1264168A1 (ru) 1984-01-20 1984-01-20 Генератор псевдослучайной последовательности

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843692870A SU1264168A1 (ru) 1984-01-20 1984-01-20 Генератор псевдослучайной последовательности

Publications (1)

Publication Number Publication Date
SU1264168A1 true SU1264168A1 (ru) 1986-10-15

Family

ID=21100588

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843692870A SU1264168A1 (ru) 1984-01-20 1984-01-20 Генератор псевдослучайной последовательности

Country Status (1)

Country Link
SU (1) SU1264168A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 374586,, кл. G 06 F 7/58, 1971. Элспас В. Теори автономных линейных последовательных сетей, . Кибернетический сборник, вып.7, М., 1963, с.90-128. *

Similar Documents

Publication Publication Date Title
US4135249A (en) Signed double precision multiplication logic
US3813529A (en) Digital high order interpolator
SU1264168A1 (ru) Генератор псевдослучайной последовательности
US3373269A (en) Binary to decimal conversion method and apparatus
SU1280624A1 (ru) Устройство дл умножени чисел с плавающей зап той
SU1667059A2 (ru) Устройство дл умножени двух чисел
SU1756887A1 (ru) Устройство дл делени чисел в модул рной системе счислени
SU1262482A1 (ru) Последовательное устройство дл умножени
SU1125619A1 (ru) Устройство дл определени ранга числа
SU1166104A1 (ru) Устройство дл вычислени синусно-косинусных зависимостей
SU409222A1 (ru) Устройство для умножения
SU1022156A2 (ru) Устройство дл умножени
SU815726A1 (ru) Цифровой интегратор
SU962914A1 (ru) Преобразователь целых комплексных чисел в двоичный код
RU2057364C1 (ru) Программируемый цифровой фильтр
SU479111A1 (ru) Устройство дл одновременного выполнени арифметических операций над множеством чисел
SU593211A1 (ru) Цифровое вычислительное устройство
SU842810A1 (ru) Двоичный делитель частоты
SU1517026A1 (ru) Устройство дл делени
SU1128259A1 (ru) Устройство дл контрол двоичной последовательности
SU691865A1 (ru) Устройство дл решени разностных краевых задач
SU1709302A1 (ru) Устройство дл выполнени операций над элементами конечных полей
SU481042A1 (ru) Устройство дл решени систем линейных алгебраических уравнений
SU736097A1 (ru) Устройство дл возведени в квадрат
SU1718215A1 (ru) Устройство дл выполнени векторно-скал рных операций над действительными числами