SU1022156A2 - Устройство дл умножени - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ УМНОЖЕ;НИЯ по авт. св. № 888109, о тли ч а- ю щ в е с   тем, что, с цепью поёьпие-. ной  быстродействи  и расвшр ш  области примев ш  за счет обеспечевн  умножени  чисел в допо}ти теп 9Вом ходе, оно содержит регистр мвожитеп , к блоков выч спва   разр дных значвтаК произведени  второй группы, И буферных ре-гнстров треипьей-группь, и рвгистро1в четвеф ой группы, регистр сдвига , рвги«зтр задержки и сумматор, тфичем первые входы блоков вычислёви  разр дньа значений произведешш второй группы соединены с выходами соотвёгствун цих разр дов регистра множител , вторые входы - с входом множимого устройст- . ва, третьи и четвертые входы - с выхо:дамн соответствующего буферного регист; ра третьей грутшы и соседнего сгарше-4 го буферного четвертой группы соответственно, входы буферных регист - : ров третьей и четвертой группы со динены соответственно с выходами crapniero и младшего разр дов соответствукшшх блоков вычислени  ра  дных значений произведешо второй группы, выходы первых буферных регистров второй и четвертой групп соедагаены с входами сумматора , выход которого  вл етс  BMicipnoM устройства , четвертый вход пЪс в&днето блока & s fe вычислени  разр дных звэчедщй произвел данв  второй группы соё/ввшш с вторым входом корреэощи устройства г информаоио Fные входы регистра множимого соедин ы с входом множимого устройства, /ивфор- р мапионные входы регистра множител  сое-.С диневы чфез. регистр задержки с входом множител  устройства, входы ра ешенн  зашюи разр дов регистров множимого и . множитего соединены с выходами соответto ствующих регистра сдвига. 01 ал

Description

Изобретение относитс  к вычислитель Ной технике и может быть использовано при разработке быстродействующих ус, ройств дл  умножени  чисел в последоватепьном коде. Числа могут быть предст влены в любой позиционной системе счислени  в дополнительном коде. Особенно эффективно его применение при разработке вьюокопроизводительных ЭВМ, используюших большие интегральные схемы и ариф метику многократной точности. По основному авт. св. № 888ТОЭ изliecTHo устройство дл  умножени , содерНсащее регистр мнонсимогоч, п блоков вычислени  разр1здных значений произведени  (пчисло разр дов множимого) п буферных : регистров первой группы иг буферных регистров второй группы, причем первые вхотдзы блоков вычислени  разр дных значений произведени  соединены с вьпсодами соответствуюпшх разр дов регистра множимого вторые входы - с входом множител  устройства, третьи и четвертые входы - с выходами соответствуюпшх буферных ре гистров первой и второй группЫ| входы буферных регистров первой и второй групп соединены соответственно с выгходами старшего и младшего разр да cooTBeTCTBy ющих блоков вычислени  разр дных значений произведени , выход первого буферного регистра второй группы подключен к выходу устройства, вход последнего блока вычислени  разр дных значений произведени  соединен с входом коррекций устройства t 1. Недостагками известного устройства  вл ютс  низкое быстродействие при обработке чисел, представленных в последоBaiisnbHoM коде (один из сомножителей долже  быть предварительно дащссан в , Л-разр дный регисгр), а также невозможйостъ перемножени  чисел в допотштель- ном коде, что существенно снижает область его применени . Поставленна  цель достигаетс  тем, что устройство дл  умножени  дополнительно содержит регистр множител , И блоков вычислени  разр дных значеШ Й произведени  второй группы. И; буферных . р1вгистров третьей группы, И буферных регистров группы, регистр сдви гб, регистр задфжки и сумматор, гфичем первые входы блоков вычвслшга  разр дных вачеш1й произведша  второй группы соединены с выходами соответствуюших разр дов регистра множител , вторые щсоды - с одом множимого устройства, третъл и четвертые входы - с выходами соответству  цего буферного регистра „третьей группь и соседнего старшего буферного регистра группы соответственно, входы буферных регистров третьей и четвертой групп соединены соответственно с выходами старшего и младшего разр дов соответствующих блоков вычислени  разр дных значений произведени  второй группы, выходы первых буферных регистров второй и четвертой групп соединены с входами сумматора, выход которого  вл етс  выходом устройства , четвертый вход последнего блока вычисл@1и  ра  дных значений произведени  второй группы соединен с вторым входсм коррекции устройства, информационные входы регистра множимого соединены с входом кгаожимого устройства, информационные входы регистра множител  соединены через регистр задержки с входом мно жигел  устройства, входы разрешеюш записи разр дов регистров множимого и множител  соединены с выходами соответствующих регистра сдвига. На чертеже изображена структурна  схема устройства дл  умножени . Устройство дл  умножени  содержит регистры множимого I и множител  2, И блоков 3 вычислени  разр дных значений произведший первой группы, И блоков 4 вычислени  разр дных значений произведени  второй группы, буферные регистры 5-8 , второй, третьей и четвертой групп соответственно (кажда  группа состоит из Vi одноразр дных регистров), регистр 9 сдвига (ои содержит { И I) двоичных разр дов независимо от того, в какой системе счислени  представлены перемножаемые в устройстве И- -разр дные числа), одноразр дный регистр to одноразр дный последовательный сумматор II, вход 1.2 множител  устройства, вход 13 мноxoiMoro устройства, первый 14 и второй 1.5 входы ксфрекдаи устройства, выход 16 устройства. Устройство работает следукишм образом , В 1ГСХОДНОМ состо ни  все регистры устройства обнулены, за исключ шем регистра 9 сдвига, в первом разр де которого зашсава едишща. Множимое X Ху, ...... X;j Xj. Х ,и множитель У ° УИ .....У«, УТ. У ,прв ставпейныв в N с стемв счвсленн  дополнительным кодсм итш дополненкем Л под дополненвем «понимаетс  дополнительный код числа без знака), поступают на входы 13 и 12 устройства последователшо , начина  с их младших Х и У . Запись информации во все регистры устройства и сдвиг в регистре 9 осуществл ютс  под действием одной и той же серии синхрримп57шсов, т. е, один и тот же импульс, присутствующий в неко торый момент на сиюфовходе устройства, 1ФОИЗВОДИТ ;аапись соответствующей инфорлаиии в регистры множимого 1 и мно жител  2, в буферные регистры 5-8, в регжзтр to задержки, а также осуществл ет сдвиг информации в регистре 9. К началу первого такта работы устройст rJ ва иифра Х Г мно5кимбго,присутствукиаа  на входе 13 устройстваt уже записана в первый разр д регистра I множимого под действием С1шзфоимпульса и разрешени  на выходе первого разр да регистра 9 .сдвига, а цифра У множител , присутст вук ка  на входе 12 устройства, под деис вием этого же сш1хроимпульса записана в регистр 10 задержки. Одновременно с записью цифр Х и У, в регистры I и Х и У 10 в регистре 9 сдвига производитс  перезапись единицы из первого раунда во второй, В Еюрвом такте работы устройства в первом блоке 3 формируетс  разр дное произведение Х У . Одновременно с формированием этого произведени  на выходах 13 к 12; .устройства подготдвлнбаютс  следующие цифры Х, и У срмножигелей. Параллельно осуществл етс  пись результатов, сформированных на выходах блоков 3, в буферные регистры 5 ив; цифры во второй разр д регистра 1 множимого, цн{)ры У - из регистра 10 задержки в первый разр д регистра 2 множител  и цифры УТ. - в регистр 1О задержки. Кроме этого, одно .Bp vfeHBo осуществл етс  перезапись еди ницы в регистре 9 сдвига из второго разр да в третий.. Во такте работы устройства в первом и втором блоках 3 формируютс  разр дные произведени  соответственно Х У 2 и Х У-2. , а в первом блоке 4 - разр дное щэоизведение Х 5. Одаощ еменко с формированием этих прои ведений на входах 13 и 12 устройства ( юдготав1швакггс  следующие цифры У сомножителей. Параллельно осуществл етс  запись результатов, сформированных на выходах блоков 3 и 4. в буферные оегастры 5, 6 и 7, 8 соответствеано. й1фрыХ, - в третий разр д регшгтра 1 Мйожнмого. цифры У - из регистра Ю задержки во второй разр д регистра 2 множител  и цифры У - в регистр 10 задержки. Кроме того, одновреме1то производитс  перезапись единицы в регистре 9 . сдвига, из третьего разр да в четвертый. Аналогичным образом устройство работает и в других тактах. В и -ом такте его работы в блоках 3 и 4 формируютс  разр дные произведе УИ , :Ни  соответственно У, у , X-j- У, , ...... и л.„ .- , л| 2. Ху,- УЗ , ..,., Ху,У| .Одновременно с формированием этих произведений на входах 13 к 12 устройства подготавливаютс  шв})ры X кУ( N- , если множимое отрицательное, в противном случае Х О, аналогично, У Ы- , если множитель отрицательный, в противном случае У О), Параллельно осуществл етс  запись результатов, сформированных на входах блоков 3 и 4, в буферные регистры 5, 6 и 7, 8 соответственно: цифры Уц - из регистра1О задержки в Я-и разр д регистра 2 мномстел . iKpoMie того,одновременно производитс  (выдвижение единицы из послеанего(и +1)iro разр да регистра 9 сдвига. Последнее означает, что информаци , сформирован:ка  в регистрах 1 и 2 к окончанию У -го такта, в дaльнeйШQvt не может быть изменена (в регистре 1 хранитс  множимое X Х| .... , а в регистре 2 множитель У Уу, ...,, У У У ). После выполнени  И тактов работы устройства осуществл етс  дополнительно еще У тактов, в течение которых из устройства через его выход 16 выводитс  с соответствующим гфеобразованием информаци , хранима  в буферных регистрах 5-8,. Кроме того в этих дополнительных тактах осуществл етс  коррекци  результата в соответствии с алгоритмом умножешш чисел в дополю те ьном коде с двум   вными коррекци ми . Формирование коррежт1фующей поправки по знаку множител  производитс  путем умножени  в каждом из и дополнительных TaicTOB множимого X, хранимого в регистре 1, на шфру У . Образование корректирующей поправки по знаку множимого осуществл етс  путем умножени  в каждом иа У дополнительных тактов множител  У хранимого в регистре 2, «« ««ФРУ X . Шфры Х и У подаютс  в У дополнительных тактах на выкоды Л « устройства соответственно. множимое X и множетель У хра|н тс  в регистрах 1 и 2 в допопшп-елыюм коде (т, е, их знаковые разр ды  вл ютс  составной частью старших цифр Х, и У, ).

то в качвств1а ксфрекций исйольэуютс  допопшггельныв коды множимого и множител , а анак результвта ютоматически получаетс  в ртаршвй цифре произведшн . Если множимое X и множитель У храв т- 5 с  в регистрах 1 н 2 в форме дополнени  (т. е. их знаковые разр ды не вход т в старише шфры JX, и У,, и не участвукуг непосредственно в умножкпш) то в качестве корректируюганх поправсж йсполь- ю

зуютс  дополнени  множимого и множт л , а знак резутшгата должен быть сфор-; мирован отдельно путем сложени  по мо дулю двух сбшков сомножителей.

Таким образом, 2 и -разр дный ре- is зультат в щзеплагаемом устройстве фор

мщ)увто  на выходе I б в последователь ,ном коде за тактов а в нааестном ее тйктов.

Использу  О1феделе11ным образом первый 14 и второй 15 входы коррекции устройства , можно вьшолюпь округление результата без дополнительных затрат бремёин, а теааюа реализовать вычислтне вюраж в   вида 71% У V « Q Р

Техннко-вкономическне преимущества , устройства дл  умножени  заключаютс  в увеличении быстродействи  примерно в 1,5 раза и расшйренни функциональнйх возможностей за счет обеспечени  умно . .жени  чисел в дополнительном коде.

Claims (1)

1. УСТРОЙСТВО ДЛЯ УМНО ЖЕ:-⁴' НИЯ по авт. св. № 888109, о т л и ч βίο ш е е с я тем, что, с целью побыше-. ния быстродействия и расширения области применения за счет обеспечения умножения чисел в дополнительном коде, оно содержит регистр множителя, И блоков вычисления разрядных значений произведения второй группы, И буферных ре-гистров третьей группы, и буферных регистров четвертой группы, регистр сдвига, регистр задержки и сумматор, причем первые входы блоков вычисления разрядных значений произведения второй группы соединены с выходами соответствующих разрядов регистра множителя, вторые входы - с входом множимого устройст- . ва, третьи_и четвертые входы - с выходами соответствующего буферного регист; ра третьей группы и соседнего старше-ч го буферного регистра четвертой группы соответственно, входы буферных регист ров третьей и четвертой группы соединены соответственно с выходами старшего^: * и младшего разрядов соответствующих ' блоков вычисления разрядных значений произведения второй группы, выходы первых буферных регистров второй и четвертой групп соединены с входами сумматора, выход которого является выходом уст-’ ройства, четвертый вход последнего блока вычисления разрядных значений произве^ дения второй группы соединен с вторым входом коррекции устройства _г информацио ные входы регистра множимого соединены с входом множимого устройства, инфор- мадионные входы регистра множителя сое- ® динены через регистр задержки с входом множителя устройства, входы разрешения записи разрядов регистров множимого и . множителя соединены с выходами соответствующих разрядов регистра сдвига.

   ΙΌ ΙΌ

   ΟΙ оз