SU1381497A1 - Устройство дл извлечени квадратного корн - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в универсальных и специализированных вычислительных системах дл  аппаратной реализации операции извлечени  квадратного корн  из чисел, представленных в двоичной системе счислени  в форме с фиксированной и плавающей зап той. Цель изобретени  - повьппение быстродействи  устройства при одновременном повышении точности вычислений и расширении области применени  за счет возможности обработки чисел, представленных в форме с плавающей зап той. Поставленна  цель достигаетс  тем, что в устройство, содержащее три регистра 1-3, два сумматора 4, 5, три блока сдвига 8, 9, 10, блок управлени  11, введены два мультиплексора 6, 7 и блок формировани  результата 12. 2 з.п. ф-лы, 5 ил. § сл

Description

00 00

j;: со

Устройство относитс  к цифровой вычислительной технике и может быть использовано в универсальных и специализированных вычислительных системах дл  аппаратной реализации операции извлечени  квадратного корн  из чисел, представленных в двоичной системе счислени  в форме с фиксированной и плавающей зап той.

Цель изобретени  - повышение быстродействи  при одновременном повышении точности и расширении области применени  за счет возможности обработки чисел, представленных в форме с плавающей зап той.

На фиг.. 1 представлена структурна  схема устройства дл  извлечени  квадратного корн ; на фиг. 2 - функциональна  схема мультиплексора; на фиг. 3 - схема блока сдвига; на фиг. А - схема блока управлени ; на на фиг. 5 - схема блока формировани  результата.

Устройство содержит регистры 1, 2 и 3 (см. фиг. 1), первый А и второй сумматоры, мультиплексоры 6 и 7, блоки 8, 9 и 10 сдвига, блок 11 управлени , блок 12 формировани  результата , вход 13 задани  пор дка, вход 14 задани  мантиссы устройства, тактовый вход 15, вход 16 запуска устройства,, выход 17 пор дка, выход 18 мантиссы, выход 19 конца операции устройства.

Мультиплексор (см. фиг. 2) содержит т+2 группы элементов И20, т+1 элементов ИЛИ 21, элемент НЕ 22, информационные входы 23 и 24, управл ющие входы 25, 26 и выход 27.

Блок сдвига (см. фиг. 3) содержит m+1-l гру-пп элементов И 28, из которых i-  группа (,2, ..., m+1-1 содержит m+1-l элементов И, т+1-2 элементов ИЛИ 29 и имеет первый 30 и второй 31 входы и выход 32.

Блок управлени  (см. фиг. 4) содержит т+2 элементов НЕ 33, два элемента ИЛИ 34, т+2 элементов И 35, первьш 36, второй 37 и третий 38 входы, выходы 39-44.

Блок формировани  результата (см. фиг. 5) содержит г+ш-элементов И 45, r+m сумматоров 46 по модулю два, два элемента ИЛИ 47, первый 48 и второй 49 входы, первый 50 и второй 51 выходы .

В основе работы устройства лежит следующий способ вычислени  значений

е13814972

функции у , Значение аргумента представл етс  в виде X 2 -М. По- р дов Р представл етс  (г+1)-разр дным двоичным дополнительным кодом

., а, где а - знаковый, а,а, ..., а - числовые двоичные разр ды. Мантисса М представл етс  т-разр дым двоичным кодом b,b,j,

Ь, где b,, b, ..., b - числовые Двоичные разр ды (мантисса аргумента всегда неотрицательна).

Значение результата вычисл етс  с использованием разложени  приведенной мантиссы М,, аргумента X на множители вида (1 + 2)

М.

М при ар О, М/2 при Зр 1

(1)

Если аргумент X представить в виде

RCO J

X 2- М М„ 2

n(

)

(2)

где

30

(3)

то значение искомой функции У можно определить выражением

у

- 7- -л|Х Poll

-К

о

00 -)к -I

П(1+2 )

где Q Рд/2.

(4) (5)

40

Из выражений (2) и (4) следует

5

М

00

п

()- 1,

У 2« .М,

оо

п

()

Введем следующие обозначени ;

Z. М„

(6) (7)

(8)

z;1 п

-)к

(1+2 ,2(9)

55

м: м„- п

1 + 2 )Vi 1,2,

(10)

Выражени  (6) и (7) с учетом (9) и (10) могут быть представлены в

виде:

lim Z- 1

Y 2 lim M;.

Из выражений (9) и (10) можно получить рекуррентные сотношени  дл  вычислени  очередных значений

7-i

и

Z.

-j; +

Zj., -t- Zj.,. 2 -t- Z;

.

V , xi . + M . .2 , ,.( (-1

-j;

При вычислении функции У -Jx в соответствии с выражени ми (3) и (5) определ етс  пор док Q результата. Мантисса результата вычисл етс  с использованием рекуррентных формул (13) и (14). Начальное значение М определ етс  в соответствии с выражением (1)-, Zg - в соответствии с выражением (8).

Очередное значение величины jj определ етс  по формуле

J; N(Z;., )+,

где N(Z,-., ) - номер старшего нулевого разр да в двоичном представлении числа Z ;., . Признаком окончани  операции слу-

жит условие

0,11...1 .

Z,., fl,2,...m (16)

 вл ющеес  конечным приближением предельного соотношени  (11). Величина М при этом в соответствии с (12) ис- пользуетс  в качеств е значени  мантиссы результата.

Устройство работает следующим образом.

В исходном состо нии все разр ды с первого по (m-t 1)-и регистра 1, используемого дл  хранени  величины Z;, имеют одинаковое (либо нулевое, либо единичное) значение. Вследствие ЭТОГО значение сигнала конца операци на тестом выходе блока управлени  равно единице, а значение сигнала на первом и втором выходах блока управлени  равно нулю. На вход 15 устрой ) )

to

) )

15

20

25

30

35

)

40

50

д ства ,  вл ющийс  одновременно первым входом блока управлени , непрерывно поступают тактовые импульсы.

При извлечении квадратного кор(  из числа, представленного в форме с плавающей зап той, значени  пор дка и мантиссы аргумента поступают соответственно на входы 13 и 14 устройства . Код пор дка аргумента с входа 13 поступает на информационный вход регистра 3, код мантиссы аргумента - на первые информационные входы мультиплексоров 6 и 7. Кроме того, младший разр д кода пор дка а поступает на первые управл ющие входы мультиплексоров 6 и 7.

Если значение младшего разр да пор дка Bf равно нулю, то код мантиссы , поступивший на первые информационные входы мультиплексоров 6 и 7, проходит на выходы мультиплексоров без преобразовани . При единичном значении а, код, поступающий на первые информационные входы мультиплексоров 6 и 7, проходит на выход мультиплексоров со сдвигом на один разр д в сторону младших разр дов. Сформированное на выходе мультиплексоров 6 и 7 приведенное значение мантиссы Мд поступает на информационные входы регистров 1 и 2. Дл  выполнени  вычислений синхронно с одним из тактовых импульсов на вход 16 устройства подаетс  сигнал Пуск, который поступает на управл ющий вход регистра 3, осуществл   занесение в регистр 3 значени  пор дка аргумента Р, а также на первый вход блока 11 управлени . По сигналу Пуск на втором выходе блока 11 управлени  формируетс  импульс , который поступает на управл ющие входы регистров 1 и 2 и осуществл ет занесение в регистр 1 величины й о регистр 2 - величины Мд. Значение с выхода регистра 1 поступает на третий вход блока 11 управлени , первые входы блоков 8 и 9 сдвига и первый вход сумматора 4. Значение М с выхода регистра 2 поступает на первый вход блока сдвига, первый вход сумматора 5 и второй вход блока 12 формировани  результата. На первый вход блока 12 формировани  результата с выхода регистра 1 поступает значение пор дка Р.

Поступление кода Z на третий вход блока 11 управлени  приводит к к по влению на шестом выходе блока 11

управлени  нулевого уров)ш сигнала, а на первом выходе - единичного уровн . Кроме того, второй выход блока 11 управлени  подключаетс  к его второму входу, обеспечива  прохождение очередных тактовых импульсов на управл ющие входы регистров 1 и 2.

По коду ZQ на третьем, четвертом

и п том выходах блока 11 управлени  формируютс  (m+1-l) -разр дные коды, содержащие единицу в (J,)-M (j,-1)-M и (2-j;)-M разр дах и нули в остальных разр дах, которые поступают на вторые входы блоков 10, 8 и 9 сдвига соответственно. Значение j определ етс  в соответствии с выражением (15). Блоки 8 и 9 сдвига осуществл ют умножение поступающего на их первые входы кода Z на и 2 соответственно путем сдвига кода Zg нaj,-1и2j, разр дов. Блок 10 сдвига осуществл ет умножение кода Мд на 2 путем сдвига кода М на j разр дов

Сумматоры 4 и 5 п роизвод т вычисление значений Z и М, в соответстви с выражени ми (13) и (14). С выходов сумматоров 4 и 5 коды величин Z,

14976

По окон.чании процесса вычислений на первом выходе блока 12 формировани  результата формируетс  значение

с пор дка результата Q в -соответствии с выражени ми (3) и (5), а на втором выходе - округленное до га разр дов значение мантиссы результата. Сформированные блоком 12 формировани 

10 результата пор док и мантисса результата поступают на выходы 17 и 18 устройства.

Если значени  всех т+1 разр дов ZQ одновременно равны единице или.

5 одновременно равны нулю, то вычислени  по рекуррентным соотнощени м (13) и (14) не провод тс  и в качестве результата используютс  значени  пор дка и мантиссы, сформированные

20 блоком 12 формировани  результата по поступившим на его входы значени м Р и М„ .

Мультиплексор работает следующим образом. При нулевом сигнале на втором управл ющем входе 26 на выход 27 мультиплексора передаетс  значение кода, поступающего на его первый информационн1 1й вход 23. Если значение

и М, поступают на вторые информацион- п сигнала на первом управл ющем входе

ные входы мультиплексоров 6 и 7 соответственно . Наличие единичного сигнала на вторых управл ющих входах мультиплексоров 6 и 7 обеспечивает прохождение информации с вторых информационных входов на выходы муль типлексоров, в результате чего коды Z, и М, поступают на информационные входы соответственно регистров 1 и 2. С приходом очередного тактового импульса значени  Z,.и К, занос тс  в регистры 1 и 2, На зтом выполнение первой итерации завершаетс .

В процессе выполнени  второй итерации по значени м Z, и М , н устройстве формируютс  значени  7, и М, которые занос тс  в регистры 1 и 2 очередным тактовым импульсол}. Итерационный процесс продолжаетс  до тех пор, пока все т+1 старших разр дов числа Z; не станут равными единице. При этом блок 11 управлени  формирует на шестом выходе сигнал конца операции , который поступает на выход 19 устройства и запрещает прохождение тактопьпс испульсов со своего второго входа на второй выход. На первом выходе блока управлени  устанавливаетс  нулевой уровень выходного сигнала.

35

40

45

50

55

25мультиплексора равно нулю, то пос тупающий на вход 23 код передаетс  н выход 27 без преобразовани . При еди ничном значении сигнала на входе 25

и нулевом значении на входе 26 код, поступающий на вход 23, передаетс  на выход 27 со сдвигом на один разр д в сторону младших разр дов. При единичном значении сигнала на входе

26мультиплексора независимо от зна- чени  сигнала на входе 25 на выход

27передаетс  значение кода, поступа ющего на второй информационный вход 24.

Блок сдвига работает следующим образом. На первый вход 30 блока поступает (m+1-l) -разр дный код, подлежащий сдвигу, на второй вход 31 блока поступает (т+1)-разр дный код, содержащий единицу в одном из разр дов и нули в остальных разр дах. Бло осуществл ет сдвиг в сторону младших разр дов кода, поступающего на первы вход 30, на число разр дов, равное номеру разр да кода, поступившего на второй вход 31 блока, значение которого равно единице. Освобождающи ес  при сдвиге старшие разр ды входного кода принимают нулевое значение

п сигнала на первом управл ющем входе

35

40

45

50

55

25мультиплексора равно нулю, то поступающий на вход 23 код передаетс  на выход 27 без преобразовани . При единичном значении сигнала на входе 25

и нулевом значении на входе 26 код, поступающий на вход 23, передаетс  на выход 27 со сдвигом на один разр д в сторону младших разр дов. При единичном значении сигнала на входе

26мультиплексора независимо от зна- чени  сигнала на входе 25 на выход

27передаетс  значение кода, поступающего на второй информационный вход 24.

Блок сдвига работает следующим образом. На первый вход 30 блока поступает (m+1-l) -разр дный код, подлежащий сдвигу, на второй вход 31. блока поступает (т+1)-разр дный код, содержащий единицу в одном из разр дов и нули в остальных разр дах. Блок осуществл ет сдвиг в сторону младших разр дов кода, поступающего на первый вход 30, на число разр дов, равное номеру разр да кода, поступившего на второй вход 31 блока, значение которого равно единице. Освобождающиес  при сдвиге старшие разр ды входного кода принимают нулевое значение.

7

Блок управлени  работает следующ образом. Сигнал, поступивший на первый вход 36 блока, через элемент ИЛ 34 проходит на второй выход 39 блок Сигнал, поступивший на второй вход 37 блока, формирует выходной сигнал на втором выходе 39 блока при налич единичного уровн  на первом выходе 40 блока, которому соответствует входной код на (m+l)-разр дном третьем входе 38 блока, содержащий хот бы один нуль и хот  бы одну единицу В этом случае шестой выход 41 блока имеет нулевое значение. Если все разр ды третьего входа 38 блока одновременно равны нулю или все разр  третьего выхода 38 одновременно равны единице, то первый выход 40 блок имеет нулевое, а шестой выход 41 - единичное значени . На третьем 42, четвертом 43, п том 44 выходах блок формируютс  коды, имеющие единичное значение в (R+1)-M, R-м и (2К+2)-м разр дах Соответственно и нули в остальных разр дах, где R - номер старшего, равного нулю, разр да кода , поступившего на третий вход 38 устройства.

Блок формировани  результата работает следующим образом. Поступающий на первый вход 48 блока код делитс  на два путем его сдвига на один разр д в сторону младших разр дов с сохранением значени  старшего разр да с последующим подсуммирова- нием значени  младшего разр да, сдвигаемого на разр дную сетку, а также сигнала переноса из старшего разр да, возникающего при формировании кода, поступающего на второй вход 49 блока, после чего поступает на первый выход 50 блока. Значение младшего разр да кода, поступившего на второй вход 49 блока, суммируетс с остальной частью кода, поступившего на второй вход 49, и сформированный новый код поступает на второй выход 51 блока.

Claims (3)

1. Устройство дл  извлечени  квадратного корн , содержащее три регистра , три блока сдвига, два сумматора , блок управлени , причем первые входы первого и второго сумматоров соединены с выходами одноименных регистров, выходы первого и второго

8

10

15

20

5

0

5

0

5

0

5

блоков сдвига подключены соответственно к второму и третьему входам первого сумматора, выход третьего блока сдвига соединен с вторым входом второго сумматора, отличающеес  тем, что, с целью повышени  быстродействи  при одновременном повышении точности и расширении области применени  за счет обеспечени  возможности обработки чисел, представленных в форме с плавающей зап той, в него введены два мультиплексора и блок формировани  результата , причем вход задани  мантиссы устройства подключен к первым информационным входам первого и второго мультиплексоров, вторые информационные входы которых соединены с выходами первого и второго сумматоров соответственно, первые и вторые управл ющие входы мультиплексоров подключены к входу младшего разр да входа задани  пор дка устройства и первому выходу блока управлени  соответственно , второй выход которого соединен с входами разрешени  записи первого и второго регистров, информационные входы которых подключены к выходам одноименных мультиплексоров, информационный вход третьего регистра соединен с входом задани  пор дка устройства, тактовый вход которого подключен к первому входу блока управлени  и входу разрешени  записи третьего регистра, выход которого соединен с первым входом блока формировани  результата, первый и второй выходы которого соединены соответственно с выходами пор дка и мантиссы результата устройства, а второй вход- с выходом второго регистра и информационным входом третьего блока сдвига , вход сдвига которого и одноименные входы первого и второго блоков сдвига подключены к третьему, четвертому и п тому выходам блока управлени , второй вход которого соединен с входом запуска устройства, а третий - с информационными входами первого и второго блоков сдвига, шестой выход блока управлени   вл етс  выходом конца операции устройства.

2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит т+2 элементов НЕ, два злемента ИЛИ и m-t-3 элементов И, причем вход i-ro элемента НЕ (,2, ...,т+1) и i-й вход первого элеменг ) подключен к выходу первого элемента И, остальные входы - к разр дам с (i-l)-ro по (г-1)-и первого входа блока, а выход - к первому входу i-ro сумматора по модулю два, выход которого соединен с (i-1)-м разр дом первого выхода блока второй вход

9138149710

та И подключены к i-му разр ду тре- вый вход i-ro элемента И (,2, ..., тьего входа блока, выход i-ro элемента НЕ соединен с i-входом второго элемента И, выходы первого и второго элементов И подключены к входам первого элемента ИЛИ, выход которого подключен к шестому выходу блока и входу (m-i-2) -го элемента НЕ, выход которого подключен к первому выходу Q первого сумматора по модулю два блока и первому входу третьего эле- подключен к нулевому разр ду первого мента И, второй вход которого подклю- входа блока, второй вход j-ro сумма- чен к второму входу блока, а выход - тора по модулю два (,3. ., к первому входу второго элемента ИЛИ, г+1) подключен к (j-2)-My разр ду второй вход которого соединен с пер- ., первого входа блока, первый вход вым входом блока, а выход - с вторым выходом блока, выход j-ro элемента НЕ

(,3, ..., га+1) соединен с первым

входом (j-t-2)-ro элемента И, остальные

входы которого соединены с разр - 20 (, г+2, ..., г+щ) подклю- дами третьего входа блока, номера ко- чены к разр дам с (R-r) -го по

торых меньше j, k-й разр д третьего

выхода блока (, m+3, m+4, ,..,

m+1-1) и n-й разр д четвертого выхода

блока (п т11+2, ш+3, .,., ) под- 25 ° сумматора по модулю два, второй

ключены к нулевой шине, и-и разр д вход которого подключен к n(r-1)J-My

третьего выхода блока и Л -и разр д

четвертого выхода блока (,4, ...,

т+2) подключены к выходу ()-го

элемента И, второй разр д третьего,

первый разр д четвертого и четвертый

разр д п того выходов блока соедине (г+1)-го сумматора по модулю два подключен к выходу первого элемента ИЛИ, а выход - к г-му разр ду первого выхода блока, выходы R-ro элемен (т+1)-й второго входа блока, выход п-го элемента И (, г+4, ..., г+щ) соединен с первым входом (п-1)30

разр ду второго входа блока, первый и второй входы (г+га) -го сумматора по модулю два подключены соответственно к т-му и (п1+1)-му разр дам второго входа блока, первый и второй входы первого элемента ИЛИ подключены соответственно к г-му разр ду первого входа блока и выходу (г+О-го элемента И, первый и второй входы второго элемента ИЛИ подключены соответственно к первому разр ду второго входа блока и выходу (г+2) -го элемента И, а выход - к первому разр ду второго выхода блока, выход s-ro сумматора по модулю два (, г+З, ..., r+nv) подключен к (s-r) -му разр ду второго выхода блока.

ны с выходом первого элемента НЕ, первый, второй, третий и q-e разр ды п того выхода блока (,7, ..., m+1-1) подключены к нулевой шине, (q-1) -и разр д п того выхода блока подключен к выходу (q-3) /2 элемента И.

3. Устройство по п. 1, о т л и- чающеес  тем, что блок формировани  результата содержит г+ш элементов. И, г+га сумматоров по модул два и два элемента ИЛИ, причем перг ) подключен к выходу первого элемента И, остальные входы - к разр дам с (i-l)-ro по (г-1)-и первого входа блока, а выход - к первому входу i-ro сумматора по модулю два, выход которого соединен с (i-1)-м разр дом первого выхода блока второй вход

вый вход i-ro элемента И (,2, ... первого сумматора по модулю два подключен к нулевому разр ду первого входа блока, второй вход j-ro сумма- тора по модулю два (,3. ., г+1) подключен к (j-2)-My разр ду первого входа блока, первый вход

вый вход i-ro элемента И (,2, ... первого сумматора по модулю два подключен к нулевому разр ду первого входа блока, второй вход j-ro сумма- тора по модулю два (,3. ., г+1) подключен к (j-2)-My разр ду первого входа блока, первый вход

(г+1)-го сумматора по модулю два подключен к выходу первого элемента ИЛИ, а выход - к г-му разр ду первого выхода блока, выходы R-ro элемен (т+1)-й второго входа блока, выход п-го элемента И (, г+4, ..., г+щ) соединен с первым входом (п-1)

разр ду второго входа блока, первый и второй входы (г+га) -го сумматора по модулю два подключены соответственно к т-му и (п1+1)-му разр дам второго входа блока, первый и второй входы первого элемента ИЛИ подключены соответственно к г-му разр ду первого входа блока и выходу (г+О-го элемента И, первый и второй входы второго элемента ИЛИ подключены соответственно к первому разр ду второго входа блока и выходу (г+2) -го элемента И, а выход - к первому разр ду второго выхода блока, выход s-ro сумматора по модулю два (, г+З, ..., r+nv) подключен к (s-r) -му разр ду второго выхода блока.

2.()

1ГЧ771 /

ut.Z

Фиг.З

фиг,.