SU1265762A1 - Устройство дл умножени - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано при разработке быстродействующих устройств дл  умножени , удобных дл  изготовлени  в составе больших интегральных схем. Целью изобретени   вл етс .повьшение быстродействи . Устройство содерзшт регистр множимого, регистр множител , два коммутатора, блок перемножени  групп разр дов сомножителей, три регистра и комбинационный сумматор. В качестве блока перемножени  может быть использована посто нна  пам ть. 1 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано при разработке быстродействукнцих устройств дл  умножени , удобных дл  изготовлени  в составе больших интегральных схем.

Целью изобретени   вл етс  повышение быстродействи  устройства.

На чертеже представлена функциональна  схема устройства.

Устройство содержит регистр 1 множимого, регистр 2 множител , коммутаторы 3 и 4, блок 5 перемножени  групп разр дов сомножителей, регистры 6 и 7, комбинационный сумматор 8 и регистр 9, группы входов 10 и 11 кода номера группы разр дов сомножител  и входы 12-14 второго, третьего и четвертого тактов.

В качестве блока 5 может быть использована посто нна  пам ть. В регистре 9 сигналы на входах 12-14 упуправл ют приемом в старшие п/2 разр дов , сдвигом вправо на п/2 разр дов , приемом в старшие п/2 разр дов В регистре 7 эти сигналы управл ют приемом в младшие п/2 разр дов, приемом во все разр ды, приемом в младшие п/2 разр дов.

Устройство работает следующим образом .

Информаци , поступающа  на регистры 1 и 2, дл  дальнейших вычислений представл етс  в виде сумм.

Пусть необходимо перемножить .числа А и В . Они представл ютс  в овиде суммы двух членов А х 0 : А + 012И ,+ Ь4, тогда произве .дение А & представитс  в виде многочлена dj- Ь, +Q, ЦОд

Таким образом, дл  получени  результата необходимо знать частные произведени  и произвести их суммирование . В устройстве это достигаетс  разбиением сомножителей на две половины таким образом, что младшие п/2 разр дов каждого сомножител   вл ютс  первой (младшей) частью суммы, а старшие п/2 разр дов - второй (старшей ) частью суммы, при этом считаетс , что мпадшие разр ды старшей части суммы равны О и при умножении на них получаетс  нулевой результат. В исходном состо нии все регистры устройства обнулены. После поступлени  на регистры 1 и 2 сомножителей на первом такте вычислений через коммутаторы 3 и 4 на входы блока 5 подаютс  младшие п/2 разр дов из регистров 1 и 2. Образованн&е первое частное произведение

записываетс  на регистр 6 и, так как регистр 7 обнулен, через сумматор 8 поступает на входы регистров 7 и 9. На втором такте через коммутатор 4 поступают младшие п/2 разр дов регистра 2, а через коммутатор 3 старшие п/2 разр дов регистра 1. Производитс  запись младших Ь/2 разр дов сумматора 8 в регистр 9 и старших п/2 разр дов сумматора 8

в. младшие разр ды регистра 7 с одновременной записью в регистр 6 следующего частного произведени .

На третьем такте производитс  сдвиг в регистре 9 ранее прин той

информации на п/2 разр дов вправо (в сторону младших разр дов результата), суммирование на сумматоре 8 содержимого регистров 6 и 7. Одновременно через коммутатор 3 подаютс  младшие

п/2 разр ды регистра 1, а через коммутатор 4 - старшие п/2 разр ды на входы блока 5, а с информационного выхода блока 5 поступает очередное . частное произведение на вход регистра 6. Производитс  запись суммы содержимого регистра 6 и 7 в регистр 7 и одновременна  запись нового частного произведени  в регистр 6.

На четвертом такте производитс 

суммирование на сумматоре 8 содержимого регистров 6 и 7. На входы блока 5 через коммутаторы 3 и 4 Подаютс  старшие п/2 разр дов регистров 1 и 2- дл  получени  последнего частного

Claims (1)

1. произведени , поступающего на вход регистра 6. После этого производитс  запись младших п/2 разр дов сум- , матора 8 в старшие разр ды регистра 9 и разр дов сумматора 8 РВ Младшие разр ды регистра 7. Одновременно производитс  запись последнего частного .произведени  в регистр 6. На п том такте производитс  сумиирование содержимого регистров 6 и 7 на сумматоре 8, и на этом вычислени  заканчиваютс . Результат вычислений получаетс  на выходе регистра 9 (младшие п разр дов) и на° сумматоре 8 (старшие п разр дов). . Формула изобретени  Устройстве дл  умножени , содержащее регистры первого и второго

   3

   сомножителей, коммутаторы, блок перемножени  группы разр дов сомножителей , комбинационный сумматор и первый регистр, причем выходы разр дов регистров первого и второго сомножителей подключены к информационным входам соответственно первого и второго коммутаторов, управл ющие входы которых соединены соответственно с первой и второй группами входов кода номера группы разр дов сомножител  устройства, выходы первого и второго коммутаторов соединены с входами блока перемножени  групп разр дов сомножителей, выходы младших разр дюв комбинационного сум матора соединены с входами старших разр дов первого регистра, выходы разр дов которых соединены с выходами младших разр дов результата устройства , отличающеес  тем, что, с целью повышени  быстродействи , в него рведены второй и третий регистры, причем выходы разр дов блока перемножени  групп разр дов сомножителей соединены с вхо657624

   дами разр дов второго регистра, выходы разр дов которого соединены с первой группой входов комбинационного сумматора, втора  группа входов S которого соединена с выходами разр дов третьего регистра, выходы разр дов комбинационного сумматора соединены соответственно с выходами старших разр дов устройства и с входами разр дов третьего регистра, входы младших разр дов которого соединены с выходами старших разр дов комбинационного сумматора, вход управлени  приемом первого регистра соединен с входами второго и четвертого тактов устройства, вход управлени  сдвигом вправо первого регистра соединен с входом третьеготакта устройства, вход управлени  приемом в младшие разр ды третьего регистра соединен с входами второго и четвертого тактов устройства , вход управлени  приемом во все, разр ды третьего регистра соединен с входом третьего такта устройства.