to
Од
ю
U 00 1ч9 Изобретение относитс к вычислительной технике и может быть исполь зовано при построении цифровых вычи лительных машин последовательного действи . Цель изобретени - упрощение уст ройства. На чертеже представлена функциональна схема восьмиразр дного посл довательного устройства дл умножени . Устройство содержит динамический регистр 1 множимого, статический ре гистр 2 последовательного приближени множител , восемь элементов И 3,1-3.8, четыре элемента ИЛИ 4.14 .4, шесть триггеров 5.1-5.6, три последовательных сумматора 6.1-6.3, первый установочный вход 7, тактирующий вход 8 устройства, второй установочный вход 9, вход 10 множим го устройства, вход II множител ус ройства, выход 12 устройства. Код золотой пропорции из множе ства всех возможных форм представлени одного и того же числа имеет одну форму, в которой после каждой единицы может быть не менее одного нул , т.е. минимальную форму представлени 12. Два соседних разр да множител , представленного в-коде золотой пр порции, не могут одновременно равн тьс единице, т.е. Q, где а,-аь. i+1 раз i-ro и - значени 1 141 р дов кода множител На выходе i-ro элемента И получаетс частичное произведение П| i-ro разр да кода множител .на посл довательньп код множимого . В, где В - последовательный код множим На выходе j-ro элемента ИЛИ формируетс частичное произведение IIj ri.a2,.,BVa,jj-B. Результат умножени получаетс п сложении сумматорами последовательных кодов частичных произведений П 1-2 П г: П;, J-1 где п - разр дность кода множител Рассмотрим работу последовательн го устроства дл умножени на приме умножени двух кодов золотой пропор ции с разр дностью кодов множимого и множител равной восьми: код множ тел А 01001001; код множимого В 10110010. Нулевой потенциал с первого установочного входа 7 поступает на входы обнулени динамического регистра 1 множимого, триггеров 5.1-5.6 и последовательных сумматоров 6.1-6.3 и устанавливает их в нулевое состо ние. Одновременно нулевой потенциал с второго установочного входа 9 поступает на вход начальной установки статического регистра 2 последовательного приближени множител и положительный перепад с тактирующего входа 8 устройства поступает на входы синхронизации динамического регистра 1 множимого , статического регистра 2 последовательного приближени множител , триггеров 5.1-5.6, последовательных сумматоров 6.1-6.3 и устанавливает регистр 2 последовательного приближени множител в начальное состо ние. С приходом второго положительного перепада на тактирующий вход 8 устройства (при этом на первом установочном входе 7 и втором установочном .) входе 9 присутствуют потенциалы логической единицы) в первый разр д динамического регистра 1 множимого записываетс старщий разр д кода множимого , в нащем примере записываетс единица , а в первый разр д статического регистра 2 последовательного приближени множител записываетс старший разр д кода множител , в нашем примере записываетс ноль, в триггера 5.1-5.6 и последовательные сумматоры 6.1-6.3 записываютс нули. С приходом третьего положительного перепада на тактирующий вход 8 устройства содержимое динамического регистра I множител сдвигаетс на один разр д вправо, а в первый его разр д записываетс значение второго. разр да кода множимого, в нашем примере записываетс ноль, во второй разр д статического регистра 2 последовательного приближени множител записываетс значение второго разр да кода множител , в нашем примере записываетс единица, в триггера 5.1-5 .6 и последовательные сумматоры записываютс нули, при этом на выходе элементов И 3.2 и ИЛИ 4.I формируетс единичный потенциал. С приходом четвертого положительного перепада на тактирующий вход 8 устройства содержимое динамического регистра 1 множимого сдвигаетс на один разр д вправо, а в первый его разр д записываетс значение третье го разр да кода множимого, в нашем примере записываетс единица, в третий разр д статического регистра 2 последовательного приближени множител записываетс значение третьего разр да кода множител , в нашем примере записываетс ноль, в триггер 5.1 записываетс единица, в триггера 5.2-5.6 и последовательные сумматоры записываютс нули. С приходом п того положительного перепада на тактирующий вход 8 устройства содержимое динамического регистра 1 множимого сдвигаетс на один разр д вправо, в первый его раз р д записываетс значение четвертого разр да кода множимого, в нашем примере записываетс единица, в четвертый разр д статического регистра 2 последовательного приближени множител записываетс значение четвертог разр да кода множител , в нашем примере записываетс ноль, в триггера 5.1-5.6 записываютс нули, в последо вательный сумматор 6.1 записываетс единица, в последовательные сумммато ры 6.2 и 6,3 записываютс нули, на выходах элементов И 3.2 и ИЛИ 4.1 формируетс единичный потенциал. Формула, изобретени Последовательное устройство дл умножени , содержащее динамический регистр множимого, статический регистр последовательного приближени множител , п-элементов И, где п разр дность множител , р - последовательных сумматоров, где 1 р п, причем информационный вход динамичес кого регистра множимого соединен с входом множимого устройства, информационный вход статического регистра последовательного приближени множи (тел соединен с входом множител уст ройства, входы синхронизации динамического регистра множимого и статического регистра последовательного 2 4 приближени множител соединены с тактирующим входом устройства, первые входы элементов И соединены с выходами соответствующих разр дов динамического регистра множимого, вторые входы элементов И соединены с выходами соответствующих разр дов статического регистра последовательного приближени множител , о т л ичающеес тем, что, с целью его упрощени , оно содержит п/2 элементов ИЛИ, 2р-триггеров, причем рпоследовательных сумматоров и 2ртриггеров разбиты на К-групп, где K 1log2(n/2), где Ц - округление до большего целого,1-е группы последо1:ательных сумматоров и триггеров содержат соответственно М,; сумматоров и 2 Мг-триггеров, где I, , - число последовательных сумматоров (1-1)- и групЬы, число последовательных сумматоров первой групМ равно п/4, , первые и вторые входы j-ro элемента ИЛИ соединены соответственно с выходами (2j-l)-ro и 2j-ro элементов И, выход j-ro элемента ИЛИ соединен с информационным входом j-ro триггера первой группы,информационные входы i-ro последовательного сумматора 1-ой группы соединены соответственно с выходами 2i-ro и (21-1)-го триггера 1-й группы, информационные входы триггеров 1-й группы соединены с выходами последовательных сумматоров (1-1)-и группы, входы синхронизации последовательных сумматоров соединены с входами синхронизации Триггеров и тактирующим входом устройства, входы обнулени динамического регистра множимого соединены с входами обнулени триггеров, с входами обиулени последовательных сумматоров и соединены с первьтм установочным входом устройства, вход начальной установки статического регистра последовательного приближени множител соединен с вторым установочным входом устройства, выход последовательного сумматора К-ой группы вл етс выходом устройства.