SU1596322A1 - Устройство дл возведени в квадрат двоичных чисел - Google Patents
Устройство дл возведени в квадрат двоичных чисел Download PDFInfo
- Publication number
- SU1596322A1 SU1596322A1 SU884443239A SU4443239A SU1596322A1 SU 1596322 A1 SU1596322 A1 SU 1596322A1 SU 884443239 A SU884443239 A SU 884443239A SU 4443239 A SU4443239 A SU 4443239A SU 1596322 A1 SU1596322 A1 SU 1596322A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- group
- counters
- elements
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть применено в специализированных вычислительных устройствах дл оперативного вычислени функции Y=ΣA IX I и других функций, свод щихс к ней, например в системах автоматического управлени быстропротекающими процессами. Цель изобретени - расширение класса решаемых задач за счет вычислени функций Y=ΣA IX I при одновременном сокращении аппаратных затрат. Устройство содержит две группы элементов И, две группы счетчиков, две группы сумматоров, квантователь, преобразователи код - временной интервал, регистры операндов X I, X I, A I с соответствующими св з ми. 2 ил.
Description
щ,1х SlMnynbCOB из квантовател 7 с такой частотой, что при равенстве разр да операнда Xi 1 на выходах элементов И образуетс количество импульсов, равное двоичному коду операнда Xi, подаваемому с 5 выхода первого преобразовател 8, а при равенстве разр да О импульсы не образуютс . На вторые входы элементов И 1i - 1п с регистра 10 подаютс разр ды операнда Xi, причем младший разр д подаетс на 10 элемент 11, следующий разр д - на элемент 12 и т.д., а старший разр д подаетс на элемент In. Импульсы с выходов элементов И 1i - In поступают на последовательные счетные входы счетчиков 3i - Зп, где они 15 суммируютс и представл ютс на выходах счетчиков 3i - Зп в параллельном коде. Суммирование частичных произведений со сдвигом на один разр д влево осуществл етс первой группой сумматоров 5i - 5n-i. 20 Первый выход счетчика 3i соединен с первым входом сумматора 5i, второй вход которого соединен с нулевой шиной, второй выход счетчика 3i соединен с третьим входом сумматора 5i, четвертый вход которого 25 соединен-с первым выходом счетчика 32 и т.д., (2п-1)-й вход сумматора 5i соединен с нулевой шиной, а 2п-й вход сумматора 5i с п-м выходом счетчика 32. Таким образом, на выходе сумматора 5i устанавливаетс 30 сумма частичных произведений со сдвигом на один разр д влево со счетчиков 3i и 32 и т.д. Таким образом, на выходе сумматора 5п-1 устанавливаетс результат суммировани частичных произведений Xi, начина с 35 первого, со сдвигом каждого последующего влево на один разр д, далее записываемый в регистре 11. На шине данных выставл етс значение операнда ai, которое засылаетс в параллельном коде в регистре 12 и 40 . подаетс на входы вторрго преобразовател 9 код - временной интервал, который запускаетс управл ющим входом. На выт ходе второго преобразовател 9 образуетс аналоговыйтаймерный сигнал, соответству- 45 ющий цифровому операнду ai, который поступает на вторые входы элементов 2i - 2k, на первые входы элеме.1тов И 2i - 2k подаютс разр ды операнда X с регистра 11, причем младший разр д подаетс на эле- 50 мент И 2i, следующий разр д - на элемент И 22, а старший разр д - на элемент И 2k, на третьи входы элементов И 2i - 2k подаетс сери заполн ющих импульсов из квантовател 7. Импульсы с выходов эле- 55 ментов И 2i - 2k подаютс на последовательные счетные входы счетчиков 4i - 4k, где суммируютс , и сумма представл етс на выходах счетчиков 4i - 4k в параллельном коде. Суммирование со сдвигом частичных
произведений происходит так как и в группе сумматоров 5, посредством группы сумматоров 6i - 6k-i. Таким образом, на выходе сумматора устанавливаетс значение функции aiXi. Дл следующего цикла сбрасываетс содержимое регистров 10 - 12, первой группы 3 счетчиков, группа 4 счетчиков остаетс в прежнем состо нии и после вычислени значени а2Х2 суммирует значение aiXi + а2Х2 и т.д. По окончаia ,X,
нии вычислени функции у
I 1
результат считываетс с выхода сумматора
6k-1.
Claims (1)
- Формула изобретениУстройство дл возведени в квадрат двоичных чисел, содержащее регистр операнда Х|, регистр операнда Xi, первую и вторую группы элементов И, отличаю щее с тем, что, с целью расширени класса решаемых задач за счет возможности вы SaiX,числени функции упри одновре1 1менном сокращении аппаратурных затрат, в него введены регистр операнда ai, первый и второй преобразователи код - временной интервал, квантователь, перва и втора группы сумматоров, перва и втора группы счетчиков, счетные входы которых подключены к рыходам элементов И первой и второй групп соответственно, первые, вторые и третьи входы элементов И первой группы соединены с выходами первого преобразовател код - временной интервал, регистра операнда Xi и квантовател соответственно, выходы счетчиков первой группы подключены входам сумматоров одноименной группы , выходы последнего сумматора первой группы соединены с входами регистра операнда Х|, выходы которого подключены к первым входам элементов И второй группы, вторые и третьи входы элементов И которой соединены соответственно с выходами второго преобразовател код - временной интервал и квантовател , выходы регистров операндов Xi и ai соединены с входами соответственно первого и второго преобразователей код - временной интервал, выходы счетчиков второй группы подключены к входам сумматоров одноименной группы, выходы последнего сумматора которой вл ютс выходами устройства, входы сброса регистров операндов Xi, Xi, ai и счетчиков первой группы объединены и подключены к входу сброса устройства, управл ющие входы первого и второго преобразователей код- временной интервал и входы сброса515963226счетчиков второй группы соединены суправл - входы регистров операндов Xi и ai соединены ющими входами устройства, информационные с информационными входами устройства.,.IПГ- - -{1---j
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884443239A SU1596322A1 (ru) | 1988-05-19 | 1988-05-19 | Устройство дл возведени в квадрат двоичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884443239A SU1596322A1 (ru) | 1988-05-19 | 1988-05-19 | Устройство дл возведени в квадрат двоичных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1596322A1 true SU1596322A1 (ru) | 1990-09-30 |
Family
ID=21382457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884443239A SU1596322A1 (ru) | 1988-05-19 | 1988-05-19 | Устройство дл возведени в квадрат двоичных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1596322A1 (ru) |
-
1988
- 1988-05-19 SU SU884443239A patent/SU1596322A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 911520.кл. G 06 F7/552, 1982.Авторское свидетельство СССР N° 628487, кл. G 06 F 7/552, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1596322A1 (ru) | Устройство дл возведени в квадрат двоичных чисел | |
SU1280624A1 (ru) | Устройство дл умножени чисел с плавающей зап той | |
SU1597880A1 (ru) | Накапливающий сумматор | |
SU1517026A1 (ru) | Устройство дл делени | |
US3310800A (en) | System for converting a decimal fraction of a degree to minutes | |
SU1283756A1 (ru) | Устройство дл вычислени квадратного корн | |
RU1817091C (ru) | Устройство дл умножени чисел | |
SU1756881A1 (ru) | Арифметическое устройство по модулю | |
SU1280615A1 (ru) | Устройство дл возведени двоичных чисел в квадрат /его варианты/ | |
SU1236462A1 (ru) | Устройство дл умножени дес тичных чисел | |
SU1427361A1 (ru) | Устройство дл умножени | |
SU1376081A1 (ru) | Устройство дл сложени | |
SU525944A1 (ru) | Преобразователь двоичного кода в дес тичный | |
SU741271A1 (ru) | Устройство дл вычислени тригонометрических функций | |
SU1262482A1 (ru) | Последовательное устройство дл умножени | |
SU368598A1 (ru) | Преобразователь двоично-десятичного кода «12222» в унитарный код | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
SU1185328A1 (ru) | Устройство дл умножени | |
SU1156066A1 (ru) | Устройство дл умножени двоичных чисел | |
SU1660173A1 (ru) | Счетное устройство с контролем | |
SU1396280A2 (ru) | Преобразователь двоичного кода в двоично-дес тичный код угловых единиц | |
SU550633A1 (ru) | Устройство дл преобразовани двоичнодес тичных чисел в двоичные | |
SU842785A1 (ru) | Преобразователь последовательногодВОичНОгО КВАзиКАНОНичЕСКОгО МОдифи-циРОВАННОгО КОдА B пАРАллЕльНыйКАНОНичЕСКий КОд | |
SU1171784A1 (ru) | Умножитель | |
SU1157541A1 (ru) | Устройство дл умножени последовательного действи |