SU741271A1 - Устройство дл вычислени тригонометрических функций - Google Patents
Устройство дл вычислени тригонометрических функций Download PDFInfo
- Publication number
- SU741271A1 SU741271A1 SU742085495A SU2085495A SU741271A1 SU 741271 A1 SU741271 A1 SU 741271A1 SU 742085495 A SU742085495 A SU 742085495A SU 2085495 A SU2085495 A SU 2085495A SU 741271 A1 SU741271 A1 SU 741271A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- input
- elements
- inputs
- counter
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относится к области вычислительной техники и может быть использовано в управляющих системах и устройствах воспроизведения функциональных зависимостей.
Для вычисления тригонометрических функций от величин, представленных в виде последовательности импульсов, могут быть использованы устройства, полученные из общей схемы воспроизведения полинома и содержащие сумматоры, двоичный счетчик, группу элементов И и элементы задержки [1].
Наиболее близким к изобретению является устройство, содержащее двоичный счетчик, регистр, сумматоры группы элементов И и элементы задержки[2].
Входная шина устройства соединена с входом двоичного счетчика и через элементы задержки с управляющими входами групп элементов И. Выходы регистра и входы первого сумматора, выходы первого сумматора и входы второго сумматора, а также выхода второго сумматора и входа третьего сумматора соединены между собой через группы элементов И.
На входную шину устройствапоступает последовательность импульсов, параллельный код(х)суммы которых накапливается в двоичном счетчике, а в третьем сумматоре вычисляется значение заданной тригонометрической функции, например, sin(x)B соответствии с формулой разложения ее в ряд · с ограниченным количеством членов sin(x) - х - *··’
Известное устройство-прототип имеет большой объем оборудования, поскольку для вычисления тригонометрических функций по разложению в ряд, содержащий два члена, используется двоичный счетчик, три сумматора и регистр; а также малое быстродействие, так как для обработки каждого входного импульса затрачивается три такта работы. Кроме того, в таком устройстве требуются дополнительные блоки для ввода начальных условий, так как перед началом его работы в сумматоры и регистр необходимо занести кода начальных значений вычисляемой функции и ее разностей.
Целью изобретения является упрощение устройства и повышение его быстродействия.
Это достигается тем, что е устройство, содержащее двоичный счетчик, два сумматора, две группы элементов И и элемент задержки, причем вход устройства соединен с первыми входами элементов И первой группы и через элемент задержки с первыми входами элементов И второй группы, вторые входы которых соединены с выходами первого сумматора, а выходы с первым входом второго сумматора, введен дополнительный счетчик, вход которого соединен с входом устройства, а выход с вторым входом второго сумматора, при этом выход элемента задержки, соединен с третьим.входом второго сумматора и входом двоичного счетчика, вы- 15 ход которого соединен с вторыми входами элементов И первой группы, выходами соединенных с выходами первого сумматора.
Схема предлагаемого устройства представлена на чертеже и содержит двоичный счетчик 1, первый 2 и второй 3 сумматоры, дополнительный счетчик 4, две группы элементов И 5, 6 и элемент задержки 7.
Вход устройства соединен с входом дополнительного счетчика 4, входом элементов задержки 7 и.с управляющими входами элементов И первой группы 5, информационные входы которых подключены к выходам двоичного счетчика 1 , а выходы — к входам сумматора 2 Выходы сумматора 2 соединены с информационными входами элементов И второй группы 6, подключенных управляющими входами к выходу элемента за20 держки, а выходами к первым входам сумматора 3. Выход дополнительного счетчика 4 соединен с вторым· входом сумматора 3, к третьему входу которого подключен выход элемента задержки, 40 соединенного с входом двоичного счетчика 1.
На вход устройства поступает последовательность импульсов, код(х· 2~) суммы которых накапливается в п-разрядном двоичном счетчике 1. В 2 п-разрядном сумматоре 2 накапливается величина = S 2 · ι=\—§--) · 2 >
код которой поступает на вход Зп-разрядного сумматора 3, где он складывается с содержимым сумматора 3, в котором накапливается величина · 2-^. i 2 ЕсΚΛΟ -ί-Χ) 0 ли коэффициент пересчета дополнительного счетчика 4 принять равным шести, то в сумматор 3 с выхода счетчика 4 η х -5*1 поступает величина -θ- = -θ- 2 ·
Кроме того, на третий вход суммато- ра 3, соответствующий 2n+l-Mjr разряду, поступает величина s'j =¾ 2*υ + 1 = . = χ·2 . Таким образом, в сумматоре 3 накапливается код величины S2_= S2 -+
-v S“ +S' = x . 2~и-(-|-3 2~5и , что соответствует разложению в ряд арксинуΖ 1x3 са: arcsin(х) = х + у у +..., Если передавать код с выходов сумматора 2 на входы вычитания сумматора 3 по каждому разряду соответственно й выход счетчика 4 с коэффициентом пересчета, равным шести, подключить к второму входу вычитания сумматора 3, то в нем накапливается код величины
S/о = х · 2 — 2 , что соответстX. 6 вует разложению в ряд'синуса:
sin (х) = X - у + . . .
Если в качестве счетчика 4 использовать двухразрядный счетчик с коэффициентом пересчета, равным трем, и передавать код с сумматора 2 на сумматор 3 со сдвигом на один разряд влево, то при подключении выходов элементов И второй группы к первым входам сложения сумматора 3 и выхода счетчика 4 к второму входу сложения сумматооа 3 получают реализацию функции тангенса:
tg (х) =.х + у +..., а при подключении выходов элементов И второй группы .к первым входам вычитания сумматора 3 и выхода счетчика 4 к второму входу вычитания сумматора 3, получают реализацию функх ции арктангенса: arctg(x) = х—^-+...
В предлагаемом устройстве на вычисление тригонометрических функций используется два такта, а в прототипе — три такта .работы, т.е. повышается быстродействие устройства. Поскольку начальное состояние двоичного счетчика 1 и сумматоров 2 и 3 нулевое, то не требуются дополнительные блоки для ввода начальных условий .
А5
Claims (2)
1.Воронов А.А. и др. Цифровые аналоги дл систем автоматического управлени , изд. АН СССР, М., 1960, с. 100.
2.Автоматизаци производства и промышленна электроника, Сов.
энциклопеди , М., 1962, т. 1, с. 476 (прототип).
/V /ч
Bfi
-.ГГ9вК
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU742085495A SU741271A1 (ru) | 1974-12-20 | 1974-12-20 | Устройство дл вычислени тригонометрических функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU742085495A SU741271A1 (ru) | 1974-12-20 | 1974-12-20 | Устройство дл вычислени тригонометрических функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU741271A1 true SU741271A1 (ru) | 1980-06-15 |
Family
ID=20603958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU742085495A SU741271A1 (ru) | 1974-12-20 | 1974-12-20 | Устройство дл вычислени тригонометрических функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU741271A1 (ru) |
-
1974
- 1974-12-20 SU SU742085495A patent/SU741271A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU741271A1 (ru) | Устройство дл вычислени тригонометрических функций | |
SU734678A1 (ru) | Устройство дл суммировани | |
SU763903A1 (ru) | Устройство дл вычислени экспоненциальной и логарифмической функций | |
SU815726A1 (ru) | Цифровой интегратор | |
SU744546A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код | |
SU1596322A1 (ru) | Устройство дл возведени в квадрат двоичных чисел | |
SU920714A1 (ru) | Устройство дл вычислени полиномов второй степени | |
SU802962A1 (ru) | Устройство дл делени | |
SU392494A1 (ru) | I ВСЕСОЮЗНАЯ|j;rn-:-fVi|O.TF)inHMFnMMАвторыЗа вительКиевска экспедици Украинского научно-исследовательскогогеологоразведоуного институтаSHSJiHOTEKA | |
SU779999A1 (ru) | Преобразователь двоичных чисел в двоично-дес тичные | |
SU491129A1 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU824203A1 (ru) | Устройство дл сложени п-разр дныхдЕС ТичНыХ чиСЕл | |
SU907795A1 (ru) | След щий аналого-цифровой преобразователь | |
SU1035601A2 (ru) | Устройство дл умножени | |
SU955043A1 (ru) | Квадратор | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
SU938280A1 (ru) | Устройство дл сравнени чисел | |
SU898609A1 (ru) | Преобразователь напр жение-код с коррекцией динамической погрешности | |
SU1247862A1 (ru) | Устройство дл делени чисел | |
SU1418696A1 (ru) | Устройство дл реализации булевых функций | |
SU911519A1 (ru) | Устройство дл вычислени элементарных функций | |
SU637811A1 (ru) | Последовательное суммирующее устройство | |
SU920706A2 (ru) | Накапливающий сумматор | |
SU809151A1 (ru) | Преобразователь двоично-дес тичногоКОдА B дВОичНый КОд | |
SU1233172A1 (ru) | Преобразователь код-веро тность |