SU779999A1 - Преобразователь двоичных чисел в двоично-дес тичные - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНЫХ ЧИСЕЛ В ДВОИЧНО-ДЕСЯТИЧНЫЕ

Изобретение относитс  к области автоматики и вычислительной техники и может быть исполь эовано при построении двоично-дес тичных преобразователей . Известен преобразователь двоичных чисел в двоично-дес тичные 1, содержащий группу элементов И, шифратор зквивалентов, -накопительный сумматор и распределитель импульсов. Недостаток этого преобразовател  состоит в низком быстродействии, св занном с последовательной обработкой разр дов. Наиболее близким решением данной задачи по технической сушности и схемному решению  вл етс  преобразователь двоичных чисел в двоич но-дес тичные 2, содержащий злементы И, первые входы которых соединены с входами соответствующих разр дов входного кода, двбичнодес тичный шифратор, входы которого соединены с выходами злементов И, элементы ИЛИ, тет15ады двоично-дес тичного сумматора, входы которых соединены с выходами соответствующих злементов ИЛИ, первые входы которых соединены с соответствующими выходами двоично-дес тичного шифратора, блоки коррекции, информационные входь которых соединены с соответствующими выходами тетрад двоично-дес тичного сумматора, распределитель импульсов, вход которого соединен с управл ющими входами блоков коррекции и с тактовым входом преобразовател . Недостаток зтого преобразовател  так же состоит в относительно низком быстродействии, св занном с возможностью многократного возникновени  межтетрадного переноса. Целью изобретени   вл етс  увеличение быстродействи  при упрощении устройства. Поставленна  цель достигаетс  тем, что в преобразователе двоичных чисел в двоично-дес тичные , содержащем злементы И, первые вмоды которых соединень с входами соответствующих разр дов входного кода, двоично-дес тичный шифратор, входы которого соединены с выходами элементов И, злементы ИШ1, тетрады двоично-дес тичного сумматора, входы которых соединены с выходами соответствующих злемеитов ИЛИ, первые входы которых соединены с соответствующими выходами двоишго-дес тичного шифратора, блоки коррекции, информационные входы которых соединены с соответствующими

выходами тетрад двоично-дес тичного сумматора, распределитель импульсов, вход которого соединен с управл ющими входами блоков коррекции и с тактовым входом преобразовател , выходы распределител  импульсов соединены со вторыми входами с первого по одиннадцатьш элементов И rijpHieM первый выход распределител  импульсов соединен со вторыми входами четвертого элемента И, второй в;ыход распределител  .импульсов соединен со вторыми входами второго, третьего и.п того элементов И, третий выход распределител  импульсов соединен со вторыми входами первого и шестого элементов И, четвертый вы- ход распределител  импульсов соединен со вторыми входами седьмого и восьмого элементов И, п тый выход распределител  импульсов соединен со вторыми входами дев того, дес того и одиннадцатого элементов И, причем дл  любого числа разр дов преобразуемого числа св зи выходов распределител  импульсов со вторыми входами элементов И соотношением Р- + Р. i-2

л-Ц-где: PJ - межтетрадный перенос в двоично-дес тичном сумматоре, i - номер выхода распределител  импульсов, а выход каждого блока коррекции через элементы ИЛИ соединен со входами второго и третьего разр дов соответствующей тетрады двоично-дес тичного сумматора и со входом младшего разр да соседней старшей тетрады.

На чертеже представлена функциональна  схема устройства.

Оно содержит выходы 1-5 распределител  импульсов 6, элементы И 7 - 7 ввода разр дов с первого по одиннадцатый входного числа с весами 2 ... 2 соответственно, выходы 8 преобразовател , двоично-дес тич ы.й шифратор 9, ходы 10 двоичного числа, элементы ИЛИ 11 Vвход 12 тактовых импульсов, тетрады 13ц, двоично-дес тичного сумматора, блоки коррекции 14 - 14,, вход 15 импульса начала преобразовани .

Каждый такт преобразовани  состоит из двух полутактов. В первом полутакте (в течение тактового импульса) производитс  ввод числа, запись его в сумматор, вы вление коррекции и переносов схемами коррекции. Во втором Г1олутакте (в течение паузы между тактовыми импульсами) производитс  коррекци  числа записанного в сумматоре.

Преобразование происходит следующим образом . По входу 15 в устройство поступает импульс начала преобразовани , запускаюи1ий в распределитель 6 импульсов, который формирует п ть импульсов опроса, последовательно возникаюцщх на его выходах. При возникновении первого импульса на выходе распределител  икшульсов 6 открьшаютс  три элемента И 79, /iо, 7, 1 , соответствующие разр дам 2 , 2°, 2. Единицы со входов 10 этих разр дов,

если они имеютс , поступают в двоично-дес тичный шифратор 9, и сигналы с соответствующих выходов шифратора через элементы ИЛИ 11 подаютс  на входы тетрад двоично-дес тичного сумматора 13. В этом же полутакте происходит вы вление коррекции и переносов блоками коррекции Ид, которые формируют и запоминают сигнал коррекции, если чисдо, записанное в соответствующей тетраде сумматора больше или равно дес ти.

Блок коррекции реализует логическую функцию;

4)%VP..

(s

К

V S.

2 тетрады

2 2 s.

где: S

SQ -выходы

:

а

соответственно; Р - выход переноса тетрады; К - сигнал коррекции.

Коррекции суммы и сложени  переносов в первом полутакте не происходит, поэтому сигнал коррекции запоминаетс  до начала полутакта коррекции.

Коррекци  суммы и сложение переносов осуществл етс  добавлением числа шесть (ОНО) к содержимому тетрады сумматора, н добавлением единицы переноса к содержимому следующей старшей тетрады. Вы вление коррекции и переносов в полутакте коррекдаи не происходит..

На этом заканчиваетс  первый такт преобразовани . В оставшиес  четыре такта преобразователь действует аналогично.

Предлагаема  группировка входных информационных шин исключает одновременную подачу двух сигналов на один вход сумматора.

Распределение весов двоично-дес тичного кода по разр дам двоичного кода приведено в табл. 1.

Каждый столбец таблицы соответствует какому-либо входу сумматора. Числа, сто щие в одном столбце, должны подаватьс  в сумматор в разные такты. Из таблицы видно, что дл  12-разр дного числа минимально возможное число тактов - п ть.

Друга  особенность предлагаемого преобразовател  заключаетс  в следующем: если в процессе преобразовани  в каком-то такте пере- . нос равен двум, то в следующем такте перенос в данной тетраде отсутствует; это позвол ет распростран ть перенос, равный двум, за два такта преобразовани  без усложнени  устрюйства .

В табл. 2 в качестве примера, по сн ющего особенности работы преобразовател , расписано по полутактам преобразование числа 2558.

2558-(2048)+(256+128)+(64+2)+(32+8+4)+ +(16) (2)+(2®+ 2) + ( 2)+ ( 2 +(2).. .

В скобках заключены числа, вводимые в одном . такте.

В приведенном примере во втором и четвертом тактах в первой тетраде перенос равен двум. К началу второго такта в младшей раде сумматора записано число 8 (1(ЮО), во втором такте вводитс  еще 14 (1110); при этом в тетраде образуетс  число 6 (ОНО) и формируетс  единица переноса. В полутакте коррекции к содержимому тетрады добавл етс  еще число 6 (ОНО) от блока коррекции, и к началу третьего такта в младшей тетраде сумматора записано число 12 (1100). Это число вновь вызовет коррекцию и перенос, но уже в третьем такте. Входные разр ды двоичного

2 2

2 2 Сложение 0000 0000 О чисел0010 0010 Коррекци  0000 0000 о суммы 0000 0010 Сло кение ООП ООН о чисел 0000 0010

числа сгруппированы таким образом, что в третьем такте в младшую тетраду сумматора вводитс  число 6 (ОНО). Добавление лого числа не изменит коррекцию. Механизм переноса двойки а четвертом - п юм тактах аналогичен. Такой мехашпм позвол ет избежать создани  специальных цепей переноса двойки, ;то упрощает преобразователь.

Таким образом, предлагаемое устройство преобразует 12-разр дные двоичные шсла в двоично-дес тичйые за 10 полутактов в отличие от прототипа, где такое преобразование потребует 15 полутактов, то есть быстродействие

преобразовател  возрастает в 1,5 раза.

Таблица 1

10

10 20

:4

20 40

100

20

200

1040 100400

10

1000

20 40

2000

Таблица 2 0100 0100 О 1000 1000 О 0000 0100 о 0000 1000 о 0111 1011 1 1110 оно 1

0000 0010 0001- 0100 О

0000 0010 0000 . 0100 О

- ..-...--. -.

0000 0010 0000 0100 О

0000 0010 0000 0100 О 0000 ООШ 0001 ; Ш01 О

,

0000 0010 0000. 0101 О

0000 0010 0000 OiOl О

Claims (2)

1.Авторское свидетельство СССР № 393739, кл. G 06 F 5/02, 10.03.73.

2.Авторское свидетельство СССР по за вке N« 1998363, кл. G 06 F 5/02, 15.02.74.