SU647693A1 - Преобразователь врем -веро тность - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ ВРЕЛ Я-ВЕРОЯТНОСТЬ

1

Изобретение относитс  к области вычиспитепыюй техники и может найти использование в веро тностных машинах и устройствах при решении различных задачВ насто щее врем  вырос и продолжае развиватьс  обширный класс веро тностных вычислительных машин, которые оперируют со специальным машинным  зыком , заданным в веро тностной форме .

Составной частью веро тностных вычислительных машин, обеспечивающих ввод и обработку исходной информации в aвтo aтичecкoм режиме,  вл ютс  преобразователи информации и, в частности , преобразователи вида врем -веро тность .

Известно устройство дл  преобразовани  аналоговой, в частности, временной информации в веро тностную f.

Это устройство отличаетс  сложностью , так как решение задачи преобразовани  в нем осу1чествл етс  по

двухступенчатой схеме, на первой ступени происходит преобразование вида врем -коп, а на второй - код-веро тность, Это обсто тельство приводит к большим потер м скорости преобразовани , что отрицательно сказываетс  на Техникоэкономических показател х вычислительной системы в целом.

Наиболее близким техническим решением к предлагаемому  вл етс  преобразователь врем -веро тность, содержащий датчик случайных чисел, выход которого соединен с первым входом первого триггера и с первым выходом схемы сравнени , второй выход которой  вл етс  выходом преобразовател , первый вход схемы сравнени  подключен к входу элемента задержки и к выходу элемента И, первьгй вход которого соединен с генератором импульсов, а второй вход -. с вы-ходом первого триггера, второй вход которого подключен к первому входу второго триггера и  вл етс  первым входом преобразовател , и к 3 управП1аощему входу блока элементов И группа информационных входов которого соеданена с соответствующими выходами датчика случайных чисел, при этом вто рой вход триггера  вл етс  вторым входо преобра&оватеп , а выход второго триг Гера подключен к второму входу схемы сравнени  2|. В этом преобразователе достигнуто значительное повьшгение скорости преобраЗОвйни  при оДЕЮвременном сохранении точности преобразовани  и сложности схемы. Недостатком данного устройства  вл етс  то, что точность преобразовани  (шаг квантовани ) нйэходитс  в пра вой зависимости от разр дности составл ющих схему -элементов, таких как регистр сдвиг;а, генератора случайных чисел, вентильной группы. Цепью насто щего изобретени   вл етс  упрощение схемы преобразовател  и повышение точности устройства. Поставленна  цепь достигаетс  тем, что в преобразователь введены вычитающий счетчик и элемент ИЛИ, выход которого соединен с третьим входом сх мы сравнени , а входы подключены к группе разр дных выходов вычитающего счетчика, группа разр дных входов которого соединена с выходами блока элементов И, вход вычитающего счетчи ка соединен с выходом элемента задержки . На чертеже представлена блок-схема преобразовател . Устройство состоит из генератора импульсов 1, элемента 2 И первого триггера 3, элемента 4 задержки, второго триггера 5, схемы 6 сравнени  элемента 7 ИЛИ, вычитающего счетчика 8, блока 9 элементов И, датчика 10 случайных чисел. На входы триггера 5 поступают с датчика временного интервала (на чер- теже не показан) импульсы, соответст вующие началу и концу преобразуемого интервала времени. Результат преобразовани  снимаетс  с информационного входа схемы 6 и подаетс  на внешние устройства (на чертеже не показаны). Преобразователь работает следующим образом. Перед началом работы все блоки и элементы преобразовател  наход тс  в исходном (нулевом) состо нии, при этом датчик 1О случайных чисел форМ1фует п. -разр дный двоичный код 93 чисел, имеющих равномерный закон распределени . Начало работы преобразовател  определ етс  по влением на одном его входе импуиьса начало интервала, который устанавливает триггеры 3 и 5 в единичные состо ние и, включа  блок 9, обеспечивает поразр дную перезапись кода из датчика 1О в счетчик 8. Элемент 2 открываетс , так что тактовые импульсы с генератора 1 поступают через элемент 4 задержки на счет ный вход вычитающего счетчика 8, а также на опросный вход схемы 6, котог ра  вьфабатьтает в каждом такте результат сравнени  по кодам, хран щимс  в триггере 5, и снимаемый с выхода элегента 7. Таким образом, преобразуемый интервал времени сравниваетс  со случайным временным интервалом, величина которого равна произведению периода тактовых импульсов на случайное двоичное число, занесенное.в счетчик в начале цикла преобразовани . Окончание случайного интервала времени (если он длиннее преобразуемого интервала времени) определ етс  моментом , при котором содержимое счетчика 8 становитс  равным нулю и который (момент) реализуетс  путем по- тактного вычитани  единицы из текущего содержимого счетчика и по влением на выходе элемента ИЛИ кода О. По результатам каждого такта опроса схемы 6 сравнени  возможны три спуча : 1.Коды равны. Содержимое счетчика в уменьшаетс  на единицу, такт опроса повтор етс . 2.Преобразуемый интервал времени мёныие случайного интервала времени. На вход преобразовател  до окончани  случайного временного интервала пришел импулис конец интервала . В этом слу чае схема 6 сравнени  формирует на информационном выходе логическую 1,  вл ющуюс  веро тностно-кодированным значением преобразованного временного интервала. Одновременно с управл ющего выхода схемы 6 на входы триггера 3 и датчика 10 поступает сигнал окончани  цикла преобразовани . При этом элемент 2 запираетс , а датчик 10 формирует на своих выходах код очередного случайного числа; преобразователь готов к приег . очередной информации.

3. Преобразуемый интервал времени больше спучайного временного иптервапа Схема 6 сравнени  формирует на информационном выходе логический О,  в7ШЮШИЙСЯ веро тностно-кодированным значением преобразованного интервала времени. Подготовка к очё)едному цик- пу преобразовани  далее осуществл етс  как это описано в п. 2.

Предложенное устройство выгодно отличаетс  от прототипа значительной простотой,ЧТО про$тилось, в частности, в замене п- разр дного сдвигового регистра, П -разр дной йентильной группы (блок 9) соответственно на () -разр дный счетчик и ()разр дную вентильную группу, а ц - разр дный генератор модифицированных случайных двоичных чисел, состо щий из датчика двоичных чисел и комбинационной П - разр дной схемы, заменен на (Воб t )-разр дный датчик случайных чисел.

Так, при разр дности указанных элементов прототипа - 128, разр дность элементов насто щего изобретени  составит всего 7 единиц, что открывает , как видно, немалые возможности дл  существенного увеличени  точностиустройства ( за счет уменьшени  шага квантовани ).

Claims (2)

1.Мирский Г. Я. Аппаратурное определение характеристик случайных процес-

25 сов, М., Энерги , 1972, с. 425.

2.За вка №2138490/24, кл.ЦОбР15/36f 1975, по которой прин то положительное решение о выдаче авторского свидетельства.

647693