SU1233172A1 - Преобразователь код-веро тность - Google Patents
Преобразователь код-веро тность Download PDFInfo
- Publication number
- SU1233172A1 SU1233172A1 SU833610589A SU3610589A SU1233172A1 SU 1233172 A1 SU1233172 A1 SU 1233172A1 SU 833610589 A SU833610589 A SU 833610589A SU 3610589 A SU3610589 A SU 3610589A SU 1233172 A1 SU1233172 A1 SU 1233172A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- output
- input
- inputs
- code
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к области вычислительной техники. Цель изобретени - увеличение быстродействи преобразовател . Преобразователь содержит п -разр дный генератор равномерно распределенных чисел, п-раз- р дный регистр преобразуемого кода, логические элементы и группы логических элементов И, НЕ, ИЛИ, соединенных в соответствии с решаемой задачей . Преобразователь может быть использован совместно с генератором рандомизированных псевдослучайных чисел либо с другим генератором, вырабатывающим случайную последовательность двоичных символов, в качестве преобразовател код-веро тность дл стохастических вычислительных машин, у которых случайное по вление импульсов возможно лишь в строго фиксированные моменты времени (такты). 2 ил. I (Л ND 00 ОО ьо
Description
Изобретение относитс к области вычислительной техники и может быть использовано совместно с генератором рандомизированных псевдослучайных чисел либо с fl|pyrHM генератором, Вырабатывающим случайную последовательность двоичных символов., в качесве преобразовател код-веро тность , дл стохастических вычислительных машин, у которых случайное по вление импульсов возможно лишь в строго фиксированные моменты времени (такты),
Цель изобретени - увеличение быстродействи преобразовател .
На фиг.1 изображена функциональ- а схема преобразовател код-веро тность; на фиг,2 - то же, дл случа п 3.
Преобразователь код-напр жение со . тоит из п-разр дного регистра 1 пре- образуемого кода, п-разр дного генератора 2 равномерно распределеншэгк случайных чисел, п-входного элемента ИЛИ 3, (п - 1) элемента НЕ 4, двухвходового элемента И 5, трехвхо- дового элемента И 6 и группы из (п - 2) элементов И 7, причем выходы первого и второго разр дов п-разр дного регистра 1 преобразуемого кода через двухвходовый 5 и трехвхо- довый 6 элементы И подключены к входам п-входового элемента ИЛИ 3, к второму входу трехвходового элемента И 6 подключен ; выход первого элемента НЕ 4, а также п - 2 входам элемента Ш1И 3 подключены выходы п - 2 элементов И группы из (п-2) элементов И 7, выходы первого и второго разр дов п-разр дного генератора равномерно распределенных случайных чисел 2 подключены соответственно к входам двухвходового
5 и трехвходового 6 элементов И, к i-му элементу И группы из (п-2) элементов И7 (,п-2) под- ключены выходы (i + 2)-го разр да п-разр дного регистра преобразуемого кода 1 и п-разр дного генератора равномерно распределенных случайных чисел 1, а также к входам i-ro элемента И 7 подключены выходы i + i младших элементов НЕ 4, к вхооу j-ro элемента НЕ 4 (j }, п - 1). Выход первого элемента НЕ соединен с третьими входами (п-2) элемен- тов И группы, выход (t 1)-го.элемента НЕ (1 1, п- 2) соединен с соответствующими входами элементов
И группы, начина с i-ro (i - ) элемента И группы.
В предлагаемом преобразователе п-разр дный генератор равномерно распределенных случайных чисел 2 может быть реализован, например на базе п-раз) дного регистра сдвига с сум матором по модулю два в цепи обратной св зи, определ емой порождающим полиномом Ч (х) 1 + (У, X + oij х + + .,, о(-г х. Генератор тактовых импульсов, вход щий в состав блока 2; состоит из последовательно вклю- ченньпс инверторов, сопротивлени и емкости о
Преобразователь код-веро тность дл случа , когда п 3, работает следующим образом.
Перед началом функционировани устройства на блок 1 записываетс код преобразуемого А . . а() значени разр дов кода числа А подаютс на входы элементов И блоков 5 - 7, С генератора равномерно распределенных чисел на остальные входы элементов И подаютс пр мые или инверсные значени кодов псевдослучайных чисел X х Xj
И
где
Р(х; 1) 0,5« Таким образом, на выходах элементов И формируютс выражени следующих переключательных функций:
fj , - на выходе двухвходового элемента И 5;
f выходе трехвходового элемента И 6;
f ,jX, на выходе первого элемента И блока 7;
f - на выходе второго элемента И блока 7|
fn i . выходе
(п 2) элемента И блока7.
Дл случа , когда а, 1, i 1,п можно показать, что
P(f, -I) 0,5j P(f2 1) 0,25; P(f, -I) 0,125; ... P(f 1) 1/2
Кйоме того, по вление единичных символов на выходах элементов И блоков 5 - 7 вл ютс несовместимыми событи ми , т.е.
P(f|, J) О, если fе 1 , .
Дл п 3P(f 1) 0,5; P(f 1)
- 0,25;,P(f 1) 0,125.
Учитывал, что по вление единичных символов на выходах элементов И бло 3
ков 5-7 вл ютс несовместимыми событи ми, веро тность по влени единичного символа на выходе блока 3 определ етс выражением:
Р() a,P(f, 1) + (f 1) + + ... (f 1) + а 2 + + ... + an 2
где 0,l,,n- разр ды преобразуемого кода А, Дл п 3 Р(у I) 2 +
+ а 2 + а - 2 .
Например А 100, т.е. а 1, а а 0.
На выходах элементов И блоков 6 и 7 формируютс значени f- и f равные нулю независимо от кода случайного числа X, а на выходе блока 5 по вл ютс единичные сигналы дл Xj 1, так как Р(х 1) Р(Х. 1) 0,5, то P{f, 1) 0,5.
На выходе блока 3 по вл етс единица с веро тностью Р(у 1) P(f, 1) 0,5. Таким образом, происходит преобразование кода числа А в веро тность. Код.числа А необходимо рассматривать как правильную дробь.
Синхронизаци работы устройства осуществл етс генератором тактовых импульсов, вход щим в состав блока 2
Преимущество предлагаемого преобразовател код-веро тность заключаетс в существенном повьшении быстродействи устройства. Период по влени очередного случайного импульса на выходе устройства определ етс только величиной Т г S + или таким образом, период по влени очередного импульса на выходе устройства не может быть меньше величины З оср . Быстродействие предлагаемого устройства увеличиваетс в К (п +2)/3 раз, дл п 4 К 2, а дл п 8 К 3,3, т.е. при разр д10
33172
ности кода А равной 8 быстродействие увеличиваетс в 3,3 раза.
Claims (1)
- Формула изобретени 5 Преобразователь код-веро тность, содержащий (п-1) элементов НЕ, п- разр дный генератор равномерно распределенных чисел, первый и второй элементы И, первые входы которых соединены с выходами первого и второго разр дов п-разр дного регистра преобразуемого кода, второй вход второго элемента И подключен к выходу первого элемента НЕ, а вы15 ходы первого и второго элементов И соединены соответственно с первым и вторым входами п-входового элемента ИЛИ, выход которого вл етс выходом преобразовател , о т л и ч а20 ю щ и и с тем, что, с целью повышени быстродействи , ort содержит группу из (п - 2) элементов И, выходы которых подключены соответственно к (п-2) входам п-входодого эле25 мента ИЛИ, а выходы первого и второго разр дов п-разр дного генератора равномерно распределенных чисел соединены соответственно с вторым входом первого и третьим входом второго элементов И, к первому и второму входам 1-го элемента И группы подключены выходы (i +2)-го разр -г дов (i 1, п - 2) соответственно п-разр дного генератора равномерно .распределенных чисел и п-разр дного регистра преобразуемого кода, вход j-ro элемента НЕ (j I, п-1) соединен с выходом j -го разр да п-разр дного генератора равномерно распределенных чисел, выход первого элемента НЕ соединен с третьими входами (п - 2) элементов И группы выход (t tl)-ro элемента НЕ (f 1, п - 2) соединен с соответствующими входами элементов И группы, начина с i-ro (i Р) элемента И группы .30354045Л 1- 1 3 I м „14ISLimteM -..Редактор С.ПатрушеваСоставитель В.Гребенников Техред И.ПоповичЗаказ 2773/52Тираж 671ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва,, Ж-35, Раушска наб., д.4/5Производственно-полиграфическое предпри тие, г„Ужгород, ул.Проектна ,4-d-гКорректор А.Т ско
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833610589A SU1233172A1 (ru) | 1983-06-24 | 1983-06-24 | Преобразователь код-веро тность |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833610589A SU1233172A1 (ru) | 1983-06-24 | 1983-06-24 | Преобразователь код-веро тность |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1233172A1 true SU1233172A1 (ru) | 1986-05-23 |
Family
ID=21070303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833610589A SU1233172A1 (ru) | 1983-06-24 | 1983-06-24 | Преобразователь код-веро тность |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1233172A1 (ru) |
-
1983
- 1983-06-24 SU SU833610589A patent/SU1233172A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 920719, кл. G 06 F 7/58, 1982. Авторское свидетельство СССР № 746550, кл. С 06 F 15/36, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1233172A1 (ru) | Преобразователь код-веро тность | |
SU888115A1 (ru) | Датчик случайных чисел | |
SU1304019A1 (ru) | Устройство дл умножени по модулю 2 @ -1 | |
RU2381547C2 (ru) | Устройство суммирования двоичных кодов | |
SU1539774A1 (ru) | Генератор псевдослучайной последовательности | |
SU647693A1 (ru) | Преобразователь врем -веро тность | |
SU746550A1 (ru) | Преобразователь код-веро тность | |
US5239499A (en) | Logical circuit that performs multiple logical operations in each stage processing unit | |
SU1624699A1 (ru) | Преобразователь кода системы остаточных классов в позиционный код | |
SU450153A1 (ru) | Преобразователь код-веро тность | |
SU913588A1 (ru) | Преобразователь кода в разность частот | |
SU976438A1 (ru) | Устройство дл определени длины строки символов | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU999140A1 (ru) | Преобразователь кодов | |
SU1264163A1 (ru) | Сумматор по модулю три | |
SU1244662A1 (ru) | Устройство дл умножени двух чисел | |
SU1092496A1 (ru) | Устройство дл суммировани | |
SU741271A1 (ru) | Устройство дл вычислени тригонометрических функций | |
SU763889A1 (ru) | Устройство дл выделени максимального из чисел | |
SU1493994A1 (ru) | Генератор функций Хаара | |
SU1615702A1 (ru) | Устройство дл нумерации перестановок | |
SU1575174A1 (ru) | Устройство дл умножени двух @ -разр дных чисел | |
SU634274A1 (ru) | Устройство дл сложени чисел | |
RU2045769C1 (ru) | Многофункциональный логический модуль | |
SU1067497A1 (ru) | Многофункциональный модуль |