SU1067497A1 - Многофункциональный модуль - Google Patents

Abstract

МНОГОФУНКЦИОНАЛЬНЫЙ МОДУЛЬ, содержащий триггеры нулевого и первого разр дов, первый и второй мультиплексоры , информационные входы которых соединены с группой управл юи их входов модул , выхода первого и второго мультиплексоров подключены к информационным входам триггеров нулевого и первого разр дов соответственно , а также к асинхронным выходам данных нулевого и первого ра-з р дов модул , первый, второй, третий и четвертый управл ющие входы первого / мультиплексора соединены соответственно с выходом триггера нулевого разр да, входом данных нулевогоразр да модул , входом переноса модул  и выходом триггера первого разр да, первый, второй и третий управл ющие входы втррого мультиплексора подключены соответственно к выходу триггера первого разр да, входу данных первого разр да модул  и входу обратной св зи модул , при этом выходы триггеров нулевого и первого разр дов соединены с выхсщс1ми данных нулевого и первого разр дов модул  соответственно , отличающийс  тем, что, с целью упрощени  модул  и сокращени  количества внешних выводов, он содержит нервый и второй Ь -триггеры и элемент И, первый и второй входы и выход которого подключены соответственно к тактовому и управ- .i «Л л ющему входам модул  и входам синхронизации триггеров нулевого и первого разр дов, информационные входы первого и второго И -триггеров соединены с выходги и соответственно ; первого и второго мультиплексоров, входы синхронизации 1) -триггеров пoдкJaoчeны к управл юцему входу мо- , дул , а внкоды первого и второго . | 1)-триггеров соединены соответствено а: но с четвёртым управл шцим входом f второго мультиплексора и выходом пек реноса модул . 4 СО |

Description

Изобретение относитс  к вычислительной техйике и может найти применение при построении специализированных и универсальных ЭВМ,

Известен многофункциональный модуль , содержащий регистр-аккумул тор группу управл ющих входов, входы и выходы данных и функционального переноса направо и налево, тактовый вход, кроме того, содержащий восемь селекторов-мультиплексоров flj.

Недостатками известного устройст  вл ютс  сложность конструкции и большое количество внешних выводов.

Наиболее близким к изобретению  в л етс  многофункциональный модуль, содержащий триггеры нулевого и первого разр дов, первый и второй мулы типлексоры, информсщионные входы которых соединены с группой управл ющих входов модул , выходы первого и второго мультиплексоров подключены к информационным входам триггеров нулевого и первого разр дов соответственно , а также к асинхронным данных нулевого и первого разр доБ модул , первый, второй, третий и четвертый управл ющие входы первого мультиплексора соединены соответственно с выходом триггера нулевого разр да, входом данных нулевого разр да модул , входом переноса модул  выходом триггера первого разр да, . первый, второй и третий управл квдие входы второго мультиплексора подключены соответственно к выходу триггера первого разр да, входу данных первого разр да модул  и входу обрат ной св зи модул , при этом выходы триггеров нулевого и первого разр дов соединены с выходами данных нулевого и первого разр дов модул  соответственно С21. .

Недостатками данного многофункционального модул   вл ютс  сложность конструкции и большое количество Внешних выводов (44 вывода без учета выводов дл  питани  устройства). Это значительно затрудн ет микроэлектронную реализацию данного модул , так как используема  площадь кристалла и количество внешних выводов из корпуса  вл ютс  основными критери ми при микроэлектронной реализации устройств и близки в данном модуле к предельным значени м. Поскольку при современном уровне развити  вычислительной техники невозможность микроэлектронной реализации вычислительного узла  вл етс  практически непреодолимой преградой дл  его широкого внедрени , то эти недостатки  вл ютс  очень серьезными и данный многофункциональный модуль может иметь лишь ограниченную облаА применени .Цель изобретени  - упрощение модул  и сокращение количества внешних выводов.

Поставленна  цель достигаетс  тем, что в многофункциональный модуль , содержащий триггеры нулевого и первого разр дов, первый и второй мультиплексоры, информационные входы которых соединены с группой управл ющих входов модул , выходы первого и второго мультиплексоров подключены к инфори1ационным входам триггеров нулевого и первого разр дов соответственно , а также к асинхронным выходам данных нулевого и первого разр дов модул , первый, второй, третий и четвертый управл ющие входы первого мультиплексора соединены соответственно с выходом триггера нулевого разр да, входом данных нулевого разр да модул , входом переноса модул  и выходом триггера первого разр да, первый, второй и третий управл юйще .входы второго мультиплексора подключены соответственно к выходу триггера первого разр да, входу данных первого разр да модул  и входу обратной св зи модул , при этом выходы триггеров нулевого и первого разр дов соединены с выходами данных Нулевого и первого разр дов модул  соответственно, введены первый и второй D -триггеры и элемент И, первый и второй входы и выход которого подключены соответственно к тактовому и управл ющему входам модул  и входам синхронизации триггеров нулевого и первого разр дов, информационные входы первого и второго р -триггеров соединены с выходами соответственно первого и второго мультиплексоров , входа синхронизации Э -триггеров подключены к управл ющему входу модул , а выходы первого и второго 3 -триггеров соединены соответственно с четвертым управл ющим входом второго мультиплексора и выходом переноса модул .

На фиг.1 изображена схема многофункционального кюдул , на фиг.2 его временна  диаграмма по сн юща  работу модул .

Многофункциональный модуль содержит триггеры 1 и 2 нулевого и первого разр дов, первый и второй мультиплексоры 3 и 4, информационные входы которых соединены с группой 5 управл ющих входов модул , выходы мультиплексоров 3 и 4 подключены к информационным входам триггеров 1 и 2 соответственно, а также к асинхронным выходам б и 7 данных нулевого и первого разр дов модул , первый, второй, третий и четвертый управл юшие входы первого мультиплексора 3 соединены соответственно с выходом триггера 1, входом 8 данных нулевого разр да модул , входом 9 переноса мо дул  и выходом триггера 2, первый, второй и третий управл юище входы мультиплексора 4 подключены соответственно к выходу триггера 2, входу 10 данных первого разр да модул  и входу 11 обратной св зи модул . При этом выходы триггеров 1 и 2 соединены с выходами 12 и 13 данных нулевого и первого разр дов модул  соответственно . Кроме того, модуль содержит первы и второй Ь -триггеры 14 и 15 и элемент И 16, первый и второй входы и выход которого подключены соответственно к тактовому 17 и управл ющем 18 входам модул  и входам синхронизации триггеров 1 и 2, информационные входы триггеров 14 и 15 соединен с выходами соответственно мультиплек jcopoB 3 и 4, входы синхронизации С-триггеров подключены к управл ющему входу 18 модул , а выходы триггеров 14 и 15 соединены соответственно с четвертым управл ющим входом мультиплексора 4 и выходом 10 перено са модул . Многофункциональный модуль работа ет следующим образом. Все арифметико-логические операци могут быть разбиты на две группы. В первой из них результат операции в некотором разр де формируетс  исход  из заданного кода опергщии и значени операндов в этом разр де с учетом переносов в него справа и слева. Во второй группе результат операции в некотором разр де формируетс  без учета переносов в этот разр д. Поскольку алгоритм решени  задачи в общем случае содержит арифметико-логические операции обеих групп, то кг1ждый разр дный фрагмент вычислительного устройства должен содержать управл екше от блока микропрограммно го управлени  логические схемы вычис лени  переносов, которые не используютс  при реализации операций второй группы. Так как операции второй группы составл ют большую часть операций , необходикЕлх дл  решени  любой Зсодачи, то в результате этого практи чески в течение всего времени работы устройства существует больша  аппара турна  избыточность ( неиспользуемые схема вычислени  переносов и их входы управлени ), что приводит к неоправданному усложнению многофункциональных модулей и увеличению внешних выводов из корпуса при их микроэлектронной реализсЩйи. В данном многофункциональном модуле дл  вычислени , переносов и результатов операции используютс  одни и те же мультиплексоры 3 и 4, управл емые кодом операции, поступающим на группу управл ющих входов 5. При, этом арифметико-логические операции первой группы реализуютс  за два такта машинного времени, в первом из которых вычисл етс  значение переноса из каждого разр да, запоминаемое в соответствующих D -триггерах 14 и 15, а во втором - значение операции в этом разр де с учетом переноса. Двоичный код управлени , подаваемый по группе 5 входов, ширина которой равна 16 бит, определ ет вид операции , реализуемой в данном такте машинного времени. Разделение тактов машинного времени на такты дл  вычислени  переносов и результатов операции осутдествл етс  сигнгшом, поступаквдим на вход 18. При наличии на входе 18 .сигнгша логической 1 осуществл етс  вычисление сигналов переноса каждого разр да. Вычисление этих сигналов осуществл етс  мульти лексорами 3 или 4 в соответствии с кодом операции на группе 5 входов сигналс1МИ на входах 8 и 10, сигналами с выходов триггеров 1 или 2, со входа переноса 9 или с выхода триггера 14, а также сигналами переноса вправо, поступающими с выхода триггера 2 или входа 11. В этом такте D-триггеры 14 и 15 открыты сигналом со входа 18 и запоминают значение соответствующих сигна1лов переноса. При этом сигнал со входа 18 с помощью элемента И 16 по инверсному входу блокирует сигнал синхронизации на входах триггеров 1 и 2. В результате этого их состо ни  в этом такте не измен тс .. При переходе к следующему такту машинного времени (такту вычислени  результата операции) сигнал на входе 18 должен принимать значение, равное логическому О. Это обеспечивает запирайие D -триггеров 14 и 15, хран щих сигналы переноса, и пропускание импульсов синхронизации со входа 18 на входы триггеров 1 и 2. В этом такте машинного времени мультиплексоры 3 или 4 вычисл ют значение результата операции, заданной кодом на группе 5 входов. Результат опергьции в кешдом разр де  влйетс  произвольной переключательной функцией четырех аргументов: сигнала на входах данных (8 или 10), выходного сигнала соответствующего триггера (1 или 2, сигнала переноса, поступанвдего с входа 9 переноса или триггера 14, и сигнсша переноса вправо, поступающего с выхода триггера 2 или входа 11. При этом сигнал с выхода триггера 15 поступает на выход 19 и участвует в образовании результатов операции в последующих модул х. Через интервал времени, равный времени переключени  мультиплексоров 3 и 4, результат операции устанавливаетс  на

асинхронных выходах 6 и 7. По фронту тактового импульса, поступакицего с входа 17 через открытый элемент И 16 на вход синхронизации триггеров 1 и 2, происходит запись результата операции с выходов б и 7 в триггеры 1 и 2. Этот результат поступает на выходы Г2 и 13.

При реализации операций второй группы сигнал на входе 18 всегда равен логическому О и в каждом такте машинного времени (аналогично выше рассмотренному), формируютс  результаты операций, задаваемых кодом на группе 5 входов. Поскольку больша  часть арифметико-логических операций реализуетс  без учета переноса, то быстродействие данного модул  практически равно быстродействию известного модул  при сохранении тех же функциональных возможностей.

При последовательном соединении нескольких многофункциональных модулей дл  образовани  многоразр дного вычислител  выход 12 каждого после дуюадего модул  должен соедин тьс  с входом 11 предыдущего модул  дл  образовани  цепи переноса вправо.

Таблица истинности, описывающа  работу многофункционального модул  в режимах формировани  сигналов переноса и выполнени  основных операцИй с учетом всех информационных и управл ющих входов мультиплексоров, поступающий через группы 5, входов на информационные входы мультиплексоров 3 и 4 в режимах формировани  сигналов переноса и выполнени  основной операции, однозначно совпадает со значени ми соответстдующих переключательных функций на соответствующих наборах аргументов. Исход 

из этого очевидно, что определ   значени  этих переключательных функций на всех наборах в соответствии с требуемой дл  реализации операцией, легко определить код управлени  на группе 5, необходимый дл  выполнени  этой операции.

Коды управлени  операци ми, приведенные в таблице, получены из предположени , что первый управл ниций вход мультиплексоров,имеет вес 2, второй , третий 2 , четвертый 2 . При этом символом А обозначено состо ние триггеров 1 и 2 нулевого и первого разр дов, число на входах 8 и 10.

Временные диаграммы, по сн ннцие работу модул  в режимах (тактах) формировани  сигналов переноса и выполнени  основной операции, приведены на фиг.2. При этом предполагаетс , что входные сигналы, поступающие на вход 9 и вход 11, формируютс  аналогичными по выполнению предыдущим и последующим многофункциональньоми модул ми.

Таким образом, предлагаегллй многофункциональный модуль при сохранении функциональных возможностей и быстродействи  известного модул  требует дл  реализации почти вдвое меньших аппаратурных затрат (за счет исключени  мультиплексоров дл  вычислени  переноса) и почти вдвое меньшего количества внешних выводов (27 вместо 44 в известном модуле). Это существенно расшир ет возможности его микроэлектронной реализации в виде интегральной микросхемы и определ ет широкую область использовани  при построении различных вычислительных устройств.

f2

8

Фиг.1

Такто8ые импмьсы

бходп -

ипкгВмни 

J npaS/} №Ufw 8x0 IS

Sxodll

оереноса

6xo 6iSu6 даннь/х

Bifxod

i bmufiflCKCofa

&шод1

триггера ff

Вшо -Hi/a m/fffleffCfffa

Вшод1

триггера Т7

Bbixod /fMCf/ma и 1в

t2

ш

Sffafffi/Bu л

ji/

Claims (1)

1. МНОГОФУНКЦИОНАЛЬНЫЙ МОДУЛЬ, содержащий триггеры нулевого и первого разрядов, первый и второй мультиплексоры, информационные входы которых соединены с группой управляющих входов модуля, выхода первого и второго мультиплексоров подключены к информационным входам триггеров нулевого и первого разрядов соответственно, а также к асинхронным выходам данных нулевого и первого разрядов модуля, первый, второй, третий и четвертый управляющие входы первого / мультиплексора соединены соответственно с выходом триггера нулевого разряда, входом данных нулевого'раз ряда модуля, входом переноса модуля и выходом триггера первого разряда, первый, второй и третий управляющие входы втррого мультиплексора подключены соответственно к выходу триггера первого разряда, входу данных первого разряда модуля и входу обратной связи модуля, при этом выхода триггеров нулевого и первого разрядов соединены с выходами данных нулевого и первого разрядов модуля соответственно, отличающийся тем, что, с целью упрощения модуля и сокращения количества внешних выводов, он содержит первый и второй В -триггеры и элемент И, первый и второй входы и выхсд которого подключены соответственно к тактовому и управляющему входам модуля и входам синхронизации триггеров нулевого и первого разрядов, информационные входы первого и второго В -триггеров соединены с выходами соответственно ; первого и второго мультиплексоров, входы синхронизации В -триггеров подключены к управляющему входу модуля, а выхода первого и второго D-триггеров соединены соответствен но с четвёртым управляющим входом второго мультиплексора и выходом переноса модуля.

   4* <1