SU1411740A1

SU1411740A1 - Устройство дл вычислени экспоненциальной функции

Info

Publication number: SU1411740A1
Application number: SU864067827A
Authority: SU
Inventors: Виктор Евдокимович Золотовский; Роальд Валентинович Коробков; Вячеслав Филиппович Гузик
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1986-05-15
Filing date: 1986-05-15
Publication date: 1988-07-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в в ычислительных машинах дл аппаратного вычислени функции у . Целью изобретени вл етс повьппение быстродействи устройства. В состав устройства вход т регистр 1 сдвига, первый сумматор 2, злемент запрета 3, злемент И 4, элемент ИС- КЛОЧАЮЩЕЕ ИЛИ 6, первый счетчик 7, блок пам ти 8, второй счетчик 9, сдвигатель 10, группа элементов ИС- КЛЮЧАЮПЩЕ ИЛИ 11, второй сумматор 12 и регистр 13. Повышение быстродействи устройства достигаетс за счет введени первого и второго сумматоров , блока пам ти, сдвигател , группы элементов ИСКЛОЧАЮЩЕЕ ИПИ, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и их оригинальных св зей. 1 ил. «5

Description

вкж

SsGisSk

Изобретение относитс к вычислительной технике и может быть использовано в вычислительных машинах дл аппаратного вычислени функции .

Цель изобретени - повьшейие быстродействи устройства,На чертеже представлено устройство дл вычислени экспоненциальной функции.JO ке 7 формируетс номер текущего цикУстройство содержит регистр 1 сдви- ла, В исходном состо нии в него за- га, первый сумматор 2, элемент 3 запрета , элемент И А, тактовый вход 5 устройства, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

6, первый счетчик 7, блок 8 пам ти, 15 вычитающий счетчик, второй счетчик 9, сдвигатель 10,груп- Если в регистре 1 положительна пу 11 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй сумматор 12, регистр 13, выход 14 устройства.

X записываетс в п-раз- 20 радный регистр 1, который представл ет собой регистр сдвига. Единичные выходы всех разр дов регистра 1 (кроме старшего) соединены с входами

(п-1)-разр дного комбинационного сум-25 сдвигателе производитс сдвиг на К матора 2. Выходы сумматора 2 .соеди- разр дов в сторону младших разр дов, нены с входами регистра 1 со сдвигом Выходы сдвигател через группу 11 на один разр д в сторону старших разр дов . Выход элемента 3 запрета соединен с входом регистра 1, управл ю- ЗО 2. Регистр t3 представл ет собой ре- щим сдвигом в нем на один разр д в. гистр суммы. Сигнал управлени за- стороиу старпшх разр дов . Выход элемента И А соединен с входом, управл ющим записью сдвинутой суммы из сумматора 2 в регистр 1. Элемент 3

ключены к адресному входу блока 8 пам ти. Если в знаковом разр де регистра 1 код О в цикле (при отработке i-ro разр да х), на выходах 8 пам ти формируетс величина -2 еп (1+2-2 ). Если знак равен 1, на выходах 8 пам ти формирует- с величина -2 /Fn (1-2 ) / . В счетчиписываетс цифра . Выходы этого счетчика соединены с входами счетчика 9, который представл ет собой двоичный

величина, то на выходе счетчика 9 фор мируетс число, равное номеру текущего цикла, уменьшенному на единицу. В противном случае числа на выходах счетчиков 7 и 9 совпадают. Выходы счетчика 9 соединены с управл ющими входами сдвигател 10. -Если на управл ющие входы поступает число К, то в

элементов ИСКЛЮЧАЮЩЕЕ ИЛИ -соединены с входами комбинационного сумматора

писью суммы поступает с выхода элемента И 4. Длина регистра 13 определ етс диапазоном изменени аргумен- 25 та X. Если х 0, регистр 13 содержит

запрета и элемент И 4 управл ютс .п-1 разр дов. Если -1 х ti+l, ре- сигналом с тактового входа 5 устрой-гистр 13 содержит два дополнительных ства. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, сое-разр да дл целой части функции. Ис- диненный с единичными выходами двухкома функци считываетс с выхода старших разр дов регистра 1, управл - дд14 устройства.

ет элементами 3 и 4. Сигнал с такто- Устройство работает следующим об .вого входа 5 устройства поступает наразом. .

счетный вход двоичного накапливающего Если обозначить содержимое ресч етчика 7.гистра 1 в i-м цикле через О , (тогда

j. 45 1) содержимое, регистра 13 в i-м

Единичный разр д старшего разр дацикле - через у., а.пгоритм вычислерегистра 1 и выходы счетчика 7 под-ни е принимает вид:

2 О; , если 10,- I 0,5;

2 (0--2Vfn(J+2-2-V), если О,-7 О и 10;р/ 0,5;

2 (0,-+2 VeM()/), если О,- О и |0(| 0.5

Mt1

ке 7 формируетс номер текущего цикключены к адресному входу блока 8 пам ти. Если в знаковом разр де регистра 1 код О в цикле (при отработке i-ro разр да х), на выходах 8 пам ти формируетс величина -2 еп (1+2-2 ). Если знак равен 1, на выходах 8 пам ти формирует- с величина -2 /Fn (1-2 ) / . В счетчила , В исходном состо нии в него за-

писываетс цифра . Выходы этого счетчика соединены с входами счетчика 9, который представл ет собой двоичный

вычитающий счетчик, Если в регистре 1 положительна

величина, то на выходе счетчика 9 формируетс число, равное номеру текущего цикла, уменьшенному на единицу. В противном случае числа на выходах счетчиков 7 и 9 совпадают. Выходы счетчика 9 соединены с управл ющими входами сдвигател 10. -Если на управл ющие входы поступает число К, то в

сдвигателе производитс сдвиг на К разр дов в сторону младших разр дов, Выходы сдвигател через группу 11 2. Регистр t3 представл ет собой ре- гистр суммы. Сигнал управлени за-

писью суммы поступает с выхода элемента И 4. Длина регистра 13 определ етс диапазоном изменени аргумен- та X. Если х 0, регистр 13 содержит

п-1 разр дов. Если -1 х ti+l, ре- гистр 13 содержит два дополнительных разр да дл целой части функции. Ис- кома функци считываетс с выхода 14 устройства.

у., если I 0, | 0,5;

yj + R(i-l) (у,.), если О,- 7 О и (Of | 7,. 0,5;

V, - R(i) (у.), если 0 : О и 0:(-у/0,5,

где R(i)(y.) есть величина у--, сдвинута на i разр дов в сторону младших разр дов.

Пусть завершилось вьшолнение предыдущего (i-5)-ro цикла. В регистре I находитс О 1-1 , в регистре i-i ,

3

Пусть I0,-.i 1 7/ 0,5 и О i-i 0. Из блока . 8 пам ти вызываетс величина (1+2 2- ). В сумматоре 2 формируетс разнвсть О j. -2 1п(1+2 2 ), в сумматоре 12 - сумма

.1 + R(i-1)(y .i). По затухании переходных процессов подаетс сигнал С на вход 5. В регистр 1 записываетс удвоенное ,зна- чение разности О ,-2 Сп (1 -2-2 ), в регистр 13 - сумма

у;.1 + К(1-1)(У(., ). Если О ;.0, цикл вьтолн етс аналогично , но . .

0 o..,+2Ven(i-2- )/.

у , -R(i)(y., ), Если 10,. 0, 5, сигнал С не проходит на вход управлени записью регистров 1 и 13, но проходит на вход управлени сдвигом регистра I. Получают

О, 20.,,

У, У v Одновременно по сигналу С содержимое

счетчика 7 номера цикла увеличиваетс на единицу.

Claims

Формула изобретени

Устройство дп вычислени экспо- ; ненциальной функции, содержащее регистр сдвига, регистр, первый и второй счетчики, элемент запрета и элемент И, выход элемента запрета соеди- нен с входом сдвига регистра сдвига, отличающеес тем, что, с целью повышени быстродействи устройства , в него введены первый и второй сумматоры, блок пам ти, сдвига- тель, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем тактовый вход устройства соеди

Q

5

0

5

0

с О

740

нен с первыми входами элемента запрета и элемента И и со счетным входом первого счетчика, пр мой выход п-го разр да регистра сдвига (где п - количество разр дов регистра сдвига) соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входом старшего разр да адреса блока пам ти, с первыми входами элементов ИСКЛЮЧАЮП(ЕЕ ИЛИ группы и первым входом первого сумматора , инверсный выход п-го разр да регистра сдвига соединен с управл ющим входом второго счетчика, выход которого соединен с управл ющим входом сдвигател , выходы которого соединены с вторыми входами элементов ИСКЛЮЧАЮ 1Ш:Е ИЛИ группы, выход которой соединен с вторым входом первого сумматора, выход которого соеди- . нен с информационным входом регистра, выход которого соединен с вторым входом второго сумматора и с информационным входом сдвигател и вл етс выходом функции устройства, выход (n-l)-ro разр да регистра сдвига соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторыми входами элемента запрета к элемента И, выходы первого счетчика соединены с входами младших разр дов адреса блока пам ти и информационными входами второго счетчика, выход .. элемента И соединен с входаьш записи регистра сдвига и регистра с первого по (п-1)-й разр дные выходы регистра сдвига соединены с первыми входами второго сумматора, выходы которого соединены с второго по п-й разр дными входами регистра сдвига, информационный выход блока пам ти соединен с вторым входом второго сумматора .