SU1193664A1 - Устройство дл сложени и вычитани - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ И ВЫЧИТАНИЯ, содержащее сумматор-вычитатель и блок -управлени , включающий узел, анализа соотношени  знаков операндов и узел, формировани  знака результата, причем перва  группа информационных входов сумматора-вычитател  соединена с входами перво- . го операнда устройства, выходы сум- матора-вычитател  соединены с выходами устройства, узел анализа соотношени  операндов знаков содержит три элемента НЕ, первый, второй, третий и четвертый элементы И, первый элемент ИЛИ, узел формировани  знака результата содержит элемент НЕ, три элемента И и элемент ИЛИ, при этом выходы первого и второго элементов НЕ узла анализа соотношени  знаков операндов соединены соответственно с первым и вторым входами первого элемента И узла анализа соотношени  знаков операндов, выход которого соединен с первым входом первого элемента ИЛИ узпа анализа соотношени  знаков операндов, второй вход которого подключен к выходу второго элемента И -узла анализа соотношени  знаков операндов, а выход соединен с первым входом первого элемента И узпа формировани  знака результата, выход элемента НЕ узпа формировани  знака результата подключен к первому вхбку второго элемента И узпа формировани  знака результата., выход которого соединен с первым входом элемента ИЛИ узпа формировани  знака результата , от л и.ч а ю щ е е с   тем, что, с целью повьш1ени  быстродействи ,, устройство содержит регистр, в блок управлени  введен узел формиро (Л вани  сигналов синхронизации, содержащий генератор тактовых импульсов, сдвиговый регистр, элемент НЕ, элемент И, элемент ИЛИ, в узел анализа соотношени  знаков операндов введены п тый и шестой элементы И, второй , третий и четвертый элементы ИЛИ, о со причем информационные входы регистра соединены с входами второго операн-. да устройства, выходы регистра соеОд динены с первой и второй группами информационных входов сумматора-вычитател , выход знакового разр да которого соедцрен с входом первогоэлемента НЕ и первыми входами третьего , четвертого, п того и шестого элементов И узла анализа соотношени  знаков операндов, выход знакового разр да регистра соединен с входом второго элемента НЕ, первым входом второго элемента И и вторыми входами четвертого и шестого элементов И узпа анализа соотношени  знаков операндов, вход кода опера

Description

ции устройства соединен с входом третьего элемента НЕ, третьими входами первого и четвертого элементов И и вторым входом п того элемента И узла анализасоотношени  знаков операндов, второй и третий входы второго элемента И узла ана-г ЛИЗа соотношени  знаков операндов соединены с выходами первого и третьго элементов НЕ узла анализа соотношени  знаков операндов соответственно , второй и третий входы третьего элемента И узла анализа соотношени  знаков операндов соединены с выходами второго и третьего элементов НЕ узла анализа соотношени  знаков операндов соответственно, третьи входы п того и шестого элементов И узла анализа соотношени  знаков операндов соединены с выходами второго и третьего элементов НЕ узла анализа соотношени  знаков операндов соответственно , выходы третьего и четвертого элементов И узла анализа соотношени  знаков операндов соединены с входами второго элемента ИЛИ узла анализа соотношени  знаков операндов, выходы п того и шестого элементов И узла анализа соотношени  знаков операндов соединены с входами третьего элемента ИЛИ узла соотношени  знаков операндов, выходы первого и второго элементов ИЛИ узла соотноше- НИН знаков операндов соединены с входами четвертого элемента ИЛИ узла,анализа соотношени  знаков операндов, выход которого подключен к входу признака записи информации сумматора-вычитател , выход заема старшего разр да которого соединен с входом элемента НЕ и вторым входом первого элемента И узла формировани  знака результата, выход элемента НЕ узла формировани  знака результата соединен с первым входом третьего элемента И узла формировани  знака результата, выходы второго и третьего элементов ИЛИ уз3664

.ла анализа соотношени  знаков операндов соединены с вторыми входами . второго и третьего элементов И узла формировани  знака результата соответственно, выходы первого и третьего элементов И узла формировани  знака результата подключены соответственно к второму и третьему входам элемента ИЛИ узла формировани  знака результата, выход которого соединен с информационным входом знакового разр да сумматора-вычитател , вход запуска устройства соединен с установочным входом сдвигового регистра узла формировани  сигналов синх ронизации выход первого р зр да которюго соединен с первым входом элемента ИЛИ узла формировани  сигналов синхронизации, выход которого соединен с входом разрешени  записи сумматора-вычитател , выход второго разр да сдвигового регистра узла формировани  сигналов синхронизации соединен с входом разрешени  регистра, выход третье- го разр да сдвигового регистра уз-; ла формировани  сигналов .синхронизации соединен с входом разрешени  считывани  регистра и с вторым входом элемента ИЛИ узла формировани  сигналов синхронизации, выход четвертого разр да сдвигового регистра узла формировани  сигналов синхронизации соединен с входом разрешени  записи знакового разр да cyMMiaтора-вычитател , выход п того разр -. да сдвигового регистра узла формировани  сигналов синхронизации соединен с входом разрепени  считывани  сумматора-вычитател  и с входом элемента НЕ узла формировани  сигналов синхронизации, выход котордго соединен с первым входом элемента И узла формировани  сигналов синхронизации , второй вход и выход которого соединены соответственно р выходом генератора тактовых импульсов и входом сдвига сдвигового регистра узла формировани  сигналов синхронизации .

Изобретение относитс  к вычислительной технике и может быть использов но при построении оптоэлектронных арифметических устройств дл 

3

сложени  и вычитани  дес тичных чисел .

I

Целью изобретени   вл етс  повышение быстродействи  устройства.

На фиг.1 представлена блок-схема устройства дл  сложени  и вычитани  на фиг.2 - структурна  схема блока управлени .

Устройство дл  сложени  и вычитани  содержит сумматор-вычитатель регистр 2 и блок 3 управлени . Знаковые ра:зр ды сумматора-вычитатеI и регистра 2 св заны соответствен но с входаьФ 4 и 5 блока 3 управлени , на вход 6 которого подаетс  код операции с входа кода операции устройства. Выходы 7 и 8 блока управлени  соединены соответственно с входаьш разрешени  записи и разрешени  считывани  сумматора- вычитател  1, а выходы 9 и 10 - с управл кицими входами разрешени  записи и разрешени  считывани  регистра 2. Выход заема старшего разр . да сумматора-вычитател  1 подключен к входу 11 блока 3 управлени , вход 12 которого соединен с входом запуска, а выход 13 соединен с информационным входом знакового разр да сумматора-вычитатеп  1, Входы 14 регистра 2 соединены с входами второго операщ1а устройства, выходы .регистра 2 соединены с информационными входами 15 и 16 первой и второй групп сумматора-вычитате- л 1. Выход 17 блока 3 управлени  подключен к входу разрешени  записи знакового разр да сумматора-вычитател  I, а выход 18 - к входу признака записи информации сумматораг вычитател  1, выходы 19 которого ., соединены с выходами устройства.

Блок 3 управлени  (фиг.2) содержит узел 20 анализа соотношени  знаков операндов, узел 21 формировани  знака результата и узел 22 формировани  сигналов синхронизации .

В узле 20 входы 4,5 и 6 блока 3 управлени  соединены соответственно с входами злементов НЕ 23-25« Вход 4 блока 3 управлени  соединен с входами элементов И 26-29, ,вход 5 - с входами элементов И 27, 29 и 30, вход 6 - с- входами злементов И 27, 28 и 31. Выход элемента НЕ 23 соединен с входами элементов И 30 и 31, выход элемента НЕ .24

93664.4

с входами элементов И 26, 28 и 34, выход элемента НЕ 25 - с входами элементов И 26, 29 и 30. Выходы элементов И 30 и 31 подключены к входам

5 элемента ИЛИ 32, выходы злементов И 26 и 27 - к входам элемента ИЛИ 33, выходы элементов И 28 и 29 - к входам элемента ИЛИ 34. Входы элемента ИЛИ 35 соединены с выходами элементов ИЛИ 32 и 33, а его выход  вл етс  выходом 18 блока 3 управлени . В узле 21 формировани  знака результата вход 11 блока 3 управлени  соединен с входом элемента НЕ 36 и

15 входом элемента И 37, выход элемента НЕ 36 подключен к входам элементов И 38 и 39. Другие входы элементов И 37-39 соединены соответственно с выходами элементов ИЛИ 32-34,

20 а выхода - с входами элемента ИЛИ 40, выход которого  вл етс  выходом 13 блока 3 управлени .

Узел 22 формировани  сигналов синхронизации содержит генератор 41

25 тактовых импульсов, сдвиговый ре- .гистр 42 и элементы НЕ 43, И 44-, ИЛИ 45, причем вход 12 блока 3 управлени  соединен с установочным входом сдвигового регистра 42, вцходы

30 генератора 41 и элемента НЕ 43 соединены с входами элемента И 44, выход которого подключен к входу сдвига сдвигового реги.стра 42, содержащего п ть р зр дов. Выходы первого и третьего разр дов сдвигового

35 регистра 42 соединены с входами элемента ИЛИ 45, выход которого  вл етс  выходом 7 блока 3 управлени , выходы второго, третьего, четверто- го и п того разр дов сдвигового ре40 гистра 42  вл ютс  выходами- 9, 10, 17 и 8 блока 3 управлени  соответственно , кроме того, выход п того раз- :р да регистра 42 соединен с входом элемента НЕ 43.

Устройство работает следук дим образом.

В начальный момент времени cy fматор-вычитатель 1 и регистр 2 обнулены. Запись информации в сумматорвычитатель 1 выполн етс  при по вле1€ии управл ющего сигнала на выходе 7 блока 3 управлени ; этот сигнал формируетс  при наличии сигнала заSS пуска на входе 12 блока 3 управлени . Затем выполн етс  запись второго операнда в регистр 2 по управл ющему сигналу, поступающему с выхода 9

блока 3 управлени . Запись информации в сумматор-вычитатель 1 и регистр 2 осуществл етс  по входам 15 и 14 соответственно. С выходов знаковых разр дов сумматора-вьгчитател  1 и регистра 2 информации о знаках операндов по входам 4 и 5 подаетс  в блок 3 управлени , на вход 6 которого поступает код операции . Блок 3 управлени  формирует Б соответствии с этим сигнал на выходе 18, разрешающий запись информации из регистра 2 в сумматор-вычи- татель 1 по входам 16 при наличии сигналов одновременно на выходах 7 и 10 блока 3 управлени , управл ющих записью информа1Ц1и в сумма- тор-вычитатель 1 и считыванием информации из регистра 2. При записи в сумматор-вычитатель 1 второго елагаемого происходит параллельное суммирование операндов, если второе слагаемое поступает по входам 15, или параллельное вычитание, если оно поступает по входам 16. По управ л ющему сигналу на выходе 17 блока 3 управлени  в знаковый разр д сумматора-вычитател  1 осуществл етс  запись знака результата, поступающего с выхода 13 блока.3 управлени . Считывание результата выполн етс  с выходов 19 сумматора-вычитател  1 при иаличйи управл кщего сигнала на выходе 8 блока 3 управлени ..

Управл ющий сигнал на выходе 18 блока 3 и знак результата формируетс  с помощью узлов 20 и 21 блока 3 управлени  в соответствии с данными таблицы, в которой представлена зависимость сигнала Y и знака результата 3н R ) от комбинаций знаков операндов (Зн А, Зн В), кода в} шолн емой .операции (КОП) и сигнала заема старшего информационного разр да сумматора-вычитател  1 (РК 1.

Дл  ЗнА, ЗнВ, , ЗнК положительный знак + кодируетс  нулем (О),, а отрицательный знак .- )- единицей (1 ). Равенство управл ющего сигнала Y единице означает разрешение записи второго слагаемого в сумматор-вычита- тель 1 по входам 16 и запрещение одновременной его записи по входам 15, при равенстве управл ющего сигнала У нулю разрешаетс  запись второго слагаемого по входам 15 и запрещение его записи по входам 16..

В таблице не использованы четыре комбинации входных величин ЗнА, ЗнВ, КОП и Р как не имеющие смысла , поскольку при сложении двух операндов не может быть случа , когда , так как Р|  вл етс  сигналом заема.

Блок 3 управлени  работает следующим образом.

В начальном состо нии регистр 42 находитс  в нулевом состо нии. При по влении на входе 12 единичного сигнала запуска происходит запись единицы в первый разр д регистра 42, что приводит к по влению единичного управл ющего сигнала-на выходе 7, разрешающего запись первого операнда А-в сумматор-вычитатель 1„ С приходом следующего синхроимпульса происходит сдвиг информации на один разр д вправо в регистре 42-, что приводит к по влению единичного управл ющего сигнала на выходе 9, разрешающего запись второго операнда в регистр 2. В третий такт работы происходит установка в единичное состо  ние третьего разр да регистра 42, что вызывает по вление единичных управл ющих сигналов, на выходах . 7 и 10, которые разрешают считывание информации из регистра 2 и запись ее в сумматор-вычитатель 1. К этому времени на выходе 18 узла 20 сформирован сигнал Ч , разрешающий запись информации в сумматор-вычитатель 1 по одной из его групп информационных входов 15 или 16. По вление единичного сигнала на выходе четвертого разр да регистра 42 разрешает запись в зиаковый разр д сумматора-вычитател  1 знака результата, поступакщего с выхода 13 блока 3 управлени . За п тый такт работы происходит формирование управл ющего сигнала на выходе 8, разрешающего считывание результата из сумматоравычитател  1. Одновременно с этим происходит аГащ5ещение поступлени  синхроимпульсов на вход регистра 42 и, таким образом, останов работы устройства.

18

-

Я

tra

Sh

Л

tL

Й

13

й

22

tt

Z

Claims (1)

1. УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ И ' ВЫЧИТАНИЯ, содержащее сумматор-вычитатель и блок управления, включающий узел анализа соотношения знаков операндов и узел формирования знака' результата, причем первая группа информационных входов сумматора—вычитателя соединена с входами перво— . го операнда устройства, выходы сумматора-вычитателя соединены с выходами устройства, узел анализа соотношения операндов знаков содержит три элемента НЕ, первый, второй, третий и четвертый элементы И, первый элемент ИЛИ, узел формирования знака результата содержит элемент НЕ, три элемента И и элемент ИЛИ, при этом выходы первого и второго элементов НЕ узла анализа соотношения знаков операндов соединены соответственно с первым и вторым входами первого элемента И узла анализа соотношения знаков операндов, выход которого соединен, с первым входом первого элемента ИЛИ узла анализа соотношения знаков операндов, второй вход которого подключен к выходу второго элемента И узла анализа соотношения зна ков операндов, а выход соединен с пер вым входом первого элемента И узла формирования знака результата, выход элемента НЕ узла формирования знака результата подключен к первому вхбду второго элемента И узла формирова ния знака результата., выход которого соединен с первым входом элемента ИЛИ узла формирования знака резуль тата, от л и. ч а ю.щ е е с я тем, что, с целью повышения быстродействия,, устройство содержит регистр, в блок управления введен узел формирования сигналов синхронизации, содержащий генератор тактовых импульсов, сдвиговый регистр, элемент НЕ, элемент И, элемент ИЛИ, в узел анализа соотношения знаков операндов вве дены пятый и шестой элементы И, второй, третий и четвертый элементы ИЛИ, причем информационные входы регистра соединены с входами второго операнда устройства, выходы регистра соединены с первой и второй группами информационных входов сумматора-вычитателя, выход знакового разряда которого соединен с входом первого элемента НЕ и первыми входами третье- го, четвертого, пятого и шестого элементов И узла анализа соотношения знаков операндов, выход знакового разряда регистра соединен с входом второго элемента НЕ, первым входом второго элемента И и вторы ми входами четвертого и шестого эле ментов И узла анализа соотношения знаков операндов, вход кода операи 93664 ции устройства соединен с входом третьего элемента НЕ, третьими входами первого и четвертого элементов И и вторым входом пятого элемента И узла анализа’соотношения знаков операндов, второй и третий входы второго элемента И узла анат лиза соотношения знаков операндов соединены с выходами первого и третьего элементов НЕ узла анализа соотношения знаков операндов соответственно, второй и третий входы третьего элемента И узла анализа соотношения знаков операндов соединены с выходами второго и третьего элементов НЕ узла анализа соотношения знаков операндов соответственно, третьи входы пятого и шестого элементов И узла анализа соотношения знаков операндов соединены с выходами второго и третьего элементов НЕ узла анализа соотношения знаков операндов соответственно', выходы третьего и четвертого элементов И узла 'анализа соотношения знаков операндов соединены с входами второго элемента ИЛИ узла анализа соотношения знаков операндов, выходы пятого и шестого элементов И узла анализа соотношения знаков операндов соединены с входами третьего элемента ИЛИ узла соотношения знаков операндов, выходы первого и второго элементов ИЛИ узла соотноше— ‘ ния знаков операндов соединены с входами четвертого элемента ИЛИ узла, анализа соотношения знаков операндов, выход которого подключен к входу признака записи информации сумматора—вычитателя, выход заема старшего разряда которого соединен с входом элемента НЕ и вторым входом первого элемента И узла формирования знака результата, выход элемента НЕ узла формирования знака результата соединен с первым входом третьего элемента И узла формирования знака результата, выходы второго и третьего элементов ИЛИ уз,ла анализа соотношения знаков операндов соединены с вторыми входами второго и третьего элементов И узла формирования знака результата соответственно, выходы первого и· третьего элементов И узла формирования знака результата подключены соответственно к второму и третьему входам элемента ИЛИ узла формирования знака результата, выход которого соединен с информационным входом знакового разряда сумматора—вычитателя, вход запуска устройства соединен с установочным входом сдвигового регистра узла формирования сигналов синхронизации, выход первого разряда которого соединен с первым входом элемента ИЛИ узла формирования сигналов синхронизации, выход которого соединен с входом разрешения записи сумматора-вычитателя, выход второго разряда сдвигового регистра узла формирования сигналов синхронизации соединен с входом разрешения зййиси регистра, выход третьего разряда сдвигового регистра уз—; ла формирования сигналов синхронизации соединен с входом разрешения считывания регистра и с вторым входом элемента ШИ узла формирования сигналов синхронизации, выход четвертого разряда сдвигового регистра узла формирования сигналов синхронизации соединен с входом разрешения записи знакового разряда сумматора-вычитателя, выход пятого р'азря-. да сдвигового регистра узла формирования сигналов синхронизации соединен с входом разрешения считывания сумматора-вычитателя и с входом элемента НЕ узла формирования сигналов синхронизации, выход которого соединен с первым входом элемента И узла формирования сигналов синхронизации, второй вход и выход которого соединены соответственно р выходом генератора тактовых импульсов и входом сдвига сдвигового регистра узла формирования сигналов синхронизации.