SU1168931A1 - Конвейерное устройство дл вычислени тригонометрических функций - Google Patents

Abstract

КОНВЕЙЕРНОЕ УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ТРИГОНОМЕТРИЧЕСКИХ ФУНКЦИЙ, содержащее входной регистр, два блока пам ти, два сумматора , четыре промежуточных регистра и выходной регистр, информационный вход которого соединен с выходом первого сумматора , выход старших разр дов входного регистра соединен с вхбдом младших разр дов адреса первого блока пам ти и информационным входом первого промежуточного регистра, выход которого соединен с информационным входом второго промежуточного регистра, выход которого соединен с входом младших разр дов адреса второго блока пам ти, выход второго сумматора соединен с информационным входом третьего промежуточного регистра , отличающеес  тем, что, с целью упрощени  устройства, оно содержит квадратор , три триггера и блок синхронизации, причем выход входного регистра соединен с первым входом второго сумматора, второй вход которого соединен с выходом первого блока пам ти, вход старшего разр да адреса которого соединен с выходом первого триггера и информационным входом второго триггера, выход которого соединен с информационным входом третьего триггера , выход которого соединен с входом старшего разр да адреса второго блока пам ти , выход которого соединен с первым входом первого сумматора, второй вход которого соединен с инверсным выходом четвертого промежуточного регистра со сдвигом на два разр да в сторону старших разр дов, информационный вход которого через квадратор соединен с выходом третьего промежуточного регистра, причем блок синхронизации содержит генератор импульсов, элемент И, регистр сдвига и управл ющий триггер, вход синхронизации и пр мой выход которого соединены соответственно с пр мым выходом генератора импульсов и информационным входом регистра сдвига, установочный вход которого соединен с входом сброса блока синхронизации и установочным входом управл ющего триггера, информационный вход которого соединен с выходом элемента И, первый и второй входы которого подключены соответственно к входу пуска блока синхронизации и инверсному выходу управл ющего триггера, инверсный выход О5 генератора импульсов соединен с- входом 00 синхронизации регистра сдвига, выход тьего разр да которого соединен с входами со синхронизации входного регистра и первого триггера, входы синхронизации первого и третьего промежуточных регистров и второго триггера соединены с выходом п того разр да регистра сдвига, выход седьмого разр да которого соединен с входами синхронизации второго и четвертого промежуточных регистров и третьего триггера, выход дев того разр да регистра сдвига соединен с входом синхронизации выходного регистра.

Description

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в универсальных и специализированных вычислительных устройствах при обработке больших массивов данных.

Целью изобретени   вл етс  упрощение устройства.

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - схема блока синхронизации; на фиг. 3 - временные диаграммы рабрты устройства.

Устройство (фиг. 1) содержит входной регистр 1, блок 2 пам ти, сумматор 3, промежуточные регистры 4 и 5, квадратор 6, промежуточные регистры 7 и 8, блок 9 пам ти , сумматор 10, выходной регистр 11, триггеры 12-14 и блок 15 синхронизации с выходами и входами 22 и 23.

Блок синхронизации (фиг. 2) содержит генератор 24 тактовых импульсов, элемент И 25, управл ющий триггер 26 и сдвиговый регистр 27.

Квадратор может быть выбран любым, обладающим достаточным быстродействием.

8частности, в качестве квадратора может быть использован быстродействующий перемножитель .

Промежуточные регистры 4, 5, 7 и 8 предназначены дл  кратковременного запоминани  результатов промежуточных вычислений и дл  обеспечени  конвейерного способа обработки .

Вычисление функций У со8(-|-х) от аргумента Х(04.) и y thX (0,5 ) производитс  на основе метода сегментной аппроксимации выражением вида У А- -0,25(Х + В)2., где константы А и В выбираютс  из услови  минимизации абсолютной погрешности.

Диапазон изменени  аргумента разбиваетс  на интервалы, количество которых определ етс  требуемой точностью, причем границы интервалов соответствуют К старшим двоичным разр дам аргумента.

На разных интервалах константы А и В имеют различные значени .

Константы В хран тс  в блоке 2 пам ти, а константы А - в блоке 9 пам ти. Адресаци  к каждому блоку пам ти осуществл етс  по К старщим разр дам аргумента, которые определ ют, в каком интервале находитс  аргумент. Разр дность блоков 2 и 9 пам ти определ етс  требуемой точностью вычислени  функций, а разр дность блока

9пам ти больше разр дности входных чисел на один бит, так как константы А имеют целую часть, равную единице.

Устройство работает следующим образом .

Перед началом работы устройства по сигналу «Сброс, поступающему на вход 23 блока 15 синхронизации (фиг.3,а), триггер 26 и сдвиговый регистр 27 устанавливаютс  в исходное состо ние. По сигналу «Пуск (фиг. 36), приход щему на вход 22, элемент

И 25 пропускает сигнал с инверсного выхода триггера 26 на информационный вход этого же триггера. Триггер 26 работает в режиме делени  частоты генератора 24 тактовых импульсов на два (фиг. 3, в,г). По заднему фронту сигнала генератора 24 информаци  с выхода триггера 26 заноситс  в сдвиговый регистр 27. В результате работы устройства на выходах 16-21 блока 15 вырабатываетс  «лесенка импульсов управлени  внутренних регистров устройства и внешних схем пам ти. При этом выход 16 «Считывание (фиг 3d) используетс  дл  управлени  считыванием очередного слова данных из внешней пам ти, выход 17 (фиг. ) - дл  уп , равлени  занесением числа в регистр 1 и триггер 12, выход 18 (фиг. ) дл  управлени  занесением числа в регистры 4 и 5 и триггер 13, выход 19 (фиг. ) - дл  управлени  занесением чисел в регистры 7 и 8 и триггер 14, выход 20 (фиг. Зы) - дл 

0 управлени  занесением числа в регистр 11,

а выход 21 «Запись - дл  управлени 

записью результата во внешнюю пам ть.

После сн ти  сигнала «Пуск блок 15

синхронизации прекращает вырабатывать

5 сигналы управлени , начина  с верхних ступеней конвейера.

Таким образом, обеспечиваетс  корректное завершение обработки операндов, наход щихс  во внутренних регистрах устройства во врем  сн ти  сигнала «Пуск.

0 В первом такте работы устройства в регистр 1 поступает аргумент Х, а в триггер 12 - код операции КОП. С выхода регистра 1 значение аргумента Xj поступает на сумматор 3. Одновременно из блока 2 пам ти по адресу, указанному К старшими разр дами аргумента Xi и кодом операции, выбираетс  константа Bj и также поступает на сумматор 3. В сумматоре 3 вырабатываетс  сумма Xj + Bj.

Во втором такте X + Bt записываетс  в

д регистр 4 и возводитс  в квадрат в блоке 6. В том же такте значение К старщих разр дов аргумента Xi записываетс  в регистр 5, сигнал КОП переписываетс  в триггер 13, в регистр 1 поступает следующее значение аргумента Xg, а в триггер 12 - новый сигнал

5 кода операции КОП.

В третьем такте значение (Xj+B|) записываетс  в регистр 7 и с инверсных выходов этого регистра поступает на вход сумматора 10 со сдвигом на два разр да вправо. Одновременно в регистр 8 переписываетс  из регистра 5 значение К старших разр дов аргумента Х, а в триггер 14 из триггера 13- сигнал кода операций КОП. Содержимое триггера 13 и регистра 8 образует адрес константы Aj. Эта константа поступает из блока 9

5 пам ти на второй вход сумматора 10, где и производитс  выработка значени  AI- 0,25(Xi+Bi) 2. В этом же такте в регистр 4 записываетс  значение Xj-f В,,, а в регистр 5- значение К старших разр дов аргумента Х.

В регистр 1 записываетс  следующее число Xj, а в триггеры 12 и 13 - соответствующие коды операций.

В четвертом такте в выходной регистр 11 записываетс  значение У ,25( + Bi) ,  вл ющеес  искомым приближением функции y cos(X) или y th-X в точке X Xi. В регистры 4, 5, 7 и 8 записываютс  результаты промежуточных вычислений над аргументами Xj и Хд, а в регистр 1 - новое число Х.

Предлагаемое устройство работает по конвейерному принципу и обладает значительной гибкостью.

Одновременно в устройстве могут вычисл тьс  две функции y cos(.) и У thX, наход сь при этом на различных стади х вычислени . Устройство относитс  к типу МКМД (множественный поток команды , множественный поток данных).

Вычисление гиперболического тангенса производитс  также методом сегментной аппроксимации выражением

у ,25{Х + В)1

Коэффициенты А хран тс  в блоке 2 пам ти , а коэффициенты В - в блоке 9 пам ти . Если код операции (Х) равен «О, а код операции Y thX - «1,.то коэффициенты Аи В дл  аппроскимации функции У cos-| X хран тс  в первой по.ловине блоков 2 и 9 пам ти, а дл  функции Y thX - во второй половине.

Объем требуемой пам ти зависит от точности вычислений функций. При обработке 15 - разр дных чисел (без знака) с погрешностью , не превышающей младшего разр да, требуетс  разбиение диапазона изменени  аргумента на 32 отрезка. При этом К 5, а объем требуемой пам ти равен 1984 бит.

Вь/ход II П П П П П П П П П П П П П П

W 17 П 19 20 21 считывание Запись

Фи2.2

.З t ППППППП П П П f

Claims (1)

1. КОНВЕЙЕРНОЕ УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ТРИГОНОМЕТРИЧЕСКИХ ФУНКЦИЙ, содержащее входной регистр, два блока памяти, два сумматора, четыре промежуточных регистра и выходной регистр, информационный вход которого соединен с выходом первого сумматора, выход старших разрядов входного регистра соединен с вхбдом младших разрядов адреса первого блока памяти и информационным входом первого промежуточного регистра, выход которого соединен с информационным входом второго промежуточного регистра, выход которого соединен с входом младших разрядов адреса второго блока памяти, выход второго сумматора соединен с информационным входом третьего промежуточного регистра, отличающееся тем, что, с целью упрощения устройства, оно содержит квадратор, три триггера и блок синхронизации, причем выход входного регистра соединен с первым входом второго сумматора, второй вход которого соединен с выходом первого блока памяти, вход старшего разряда адреса которого соединен с выходом пер вого триггера и информационным входом второго триггера, выход которого соединен с информационным входом третьего триггера, выход которого соединен с входом старшего разряда адреса второго блока памяти, выход которого соединен с первым входом первого сумматора, второй вход которого соединен с инверсным выходом четвертого промежуточного регистра со сдвигом на два разряда в сторону старших разрядов, информационный вход которого через квадратор соединен с выходом третьего промежуточного регистра, причем блок синхронизации содержит генератор импульсов, элемент И, регистр сдвига и управляющий триггер, вход синхронизации и прямой выход которого соединены соответственно с прямым выходом генератора импульсов и информационным входом регистра сдвига, установочный вход которого соединен с входом сброса блока синхронизации и установочным входом управляющего триггера, информационный вход которого соединен с выходом элемента И, первый и второй входы которого подключены соответственно к входу пуска блока синхронизации и инверсному выходу управляющего триггера, инверсный выход генератора импульсов соединен с· входом синхронизации регистра сдвига, выход третьего разряда которого соединен с входами синхронизации входного регистра и первого триггера, входы синхронизации первого и третьего промежуточных регистров и второго триггера соединены с выходом пятого разряда регистра сдвига, выход седьмого разряда которого соединен с входами синхронизации второго и четвертого промежуточных регистров и третьего триггера, выход девятого разряда регистра сдвига соединен с входом синхронизации выходного регистра.