SU1319024A1

SU1319024A1 - Устройство дл определени аргумента вектора

Info

Publication number: SU1319024A1
Application number: SU864011352A
Authority: SU
Inventors: Игорь Иванович Банников; Владимир Алексеевич Камаев; Александр Михайлович Кутявин; Виталий Георгиевич Розенталь
Original assignee: Предприятие П/Я В-8719
Priority date: 1986-01-13
Filing date: 1986-01-13
Publication date: 1987-06-23

Abstract

Изобретение относитс к вычислительной технике и может быТь использовано в устройствах определени угловых координат объекта. Цель изобретени - повьшение быстродействи устройства достигаетс за счет исключени счетчика, второго блока сравнени , регистра, сумматора, а также изменени схемы выбора значений из блока пам ти. Устройство дл определени аргумента вектора содержит регистр 1 дл хранени кода координаты X, регистр 2 дл хранени кода координаты Y, регистр результата 3, первый элемент ИСКЛЮЧАЩЕЕ ИЛИ 4, второй элемент ИСКЛЮЧАЩЕЕ ИЛИ 5, блок 6 пам ти, элемент И 7, схему 8 сравнени , коммутатор 9, блок 10 делени , первый элемент ИЛИ-НЕ 11, второй элемент ИЛИ-НЕ 12, первый, второй и третий элементы ИЛИ 13,14,15, генератор 16 тактовых импульсов. В устройстве быстродействие увеличено за счет исключени счетчика, второго блока сравнени , универсального регистра и сумматора, а также изменени схемы выбора значений из блока пам ти. Пошаговый выбор значений arctgX из блока пам ти, используемый в прототипе, заменен на параллельную запись младших разр дов кода угла . пол рных координат непосредственно с выходов блока пам ти в регистр результата . 2 ил. i СЛ - Ы ( ипМнегв устроистНа

Description

11

Изобретение относитс к вычислительной технике и может быть использовано в устройствах определени угловых координат объекта.

Цель изобретени - повьш1ение быстродействи .

На фиг.1 представлена функциональна схема устройстваJ на фиг.2 - функциональна схема блока делени . , / Ус ройство содержит регистры 1 и ;2 койов пр моугольных координат (ре- гистр 1 дл хранени кода координаты X,-регистр 2 дл хранени кода координаты Y), регистр 3 результата, Ьервьй 4 и второй 5 элементы ИСКЛЮ-, ЧАЮЩЕЕ ИЛИ, блок 6 пам ти, элемент И 7, схему 8 сравнени , коммутатор 9, блок 10 делени , первый элемент ИЛИ-НЕ 1 1,второй элемент И.ПИ-НЕ 12, три элемента ИЛИ 13 - 15, генератор 16 тактовых импульсов.

Блок 10 делени содержит коммутатор 17, параллельно-последовательный регистр 18, блок 19 сравнени , сумматор 20, последовательный регист 21, распределитель 22 импульсов, N инверторов 23, элемент ИЛИ 24, инвертор 25.

Устройство работает следующим образом .

Двоичные коды пр моугольных координат X и Y, записанные соответственно в регистрах 1 и 2, содержат N двоичных разр дов, причем старшие разр ды кодов пр моугольных координат вл ютс знаковыми: логическа единица в старшем разр де кодов соответствует знаку минус, логический нуль - знаку плюс.

Три старших разр да кода угла пол рных координат вычисл ютс независимо от остальных младших разр дов.

Старший разр д кода угла пол рных координат соответствует старшему разр ду координаты Y во всех случа х, за исключением точек, лежащих на оси абсцисс и имеющих отрицательные значени . Поэтому при значении координаты Y, равной нулю, с выхода второго элемента ИЛИ-НЕ 12 на второй вход элемента И 7 поступает логическа единица, а на первый вход - старший разр д кода координаты X, соответствующий значению логической единицы. В результате старший разр д кода уг- .ла пол рных координат становитс равным логической единице. Третий элемент ИЛИ 15 объедин ет выход элемента И 7 со старшим разр дом координа42

ты X. Второй разр д кода угла пол рных координат формируетс первым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 4, на выхо ды которого подаютс старший разр д

кода координаты X и старший разр д кода угла пол рных координат. Исключением вл ютс точки, лежащие на оси координат и имеющие положительные значени . Поэтому при значении

координаты X, равной нулю, на выходе первого элемента ИЛИ-НЕ 11 формируетс логическа единица, соответствующа второму разр ду кода угла пол рных координат. Второй элемент

или 14 объедин ет вькод первого элемента ИЛИ-НЕ 11 с вькодом первого элемента ИСКЛЮЧАЩЕЕ ИЛИ 4. Третий разр д кода угла пол рных координат формируетс вторым элементом ИСКГШЧАЮЩЕЕ ИЛИ 5, на входы которого по-) даютс второй разр д кода угла пол рных координат и сигнал со схемы 8 сравнени , соответствующий логической единице при значении пр моугольных координат . Исключением вл ютс точки, лежащие на диагонали, проход щей через I и III квадранты,, Поэтому при значении пр моугольных координат на третьем выходе блока 8 сравнени формируетс третий разр д кода угла пол рных координат. Первый элемент ИЛИ 13 объедин ет выход- второго элемента ИСКЛЮЧАЩЕЕ ИЛИ 5с третьеим выходом схемы В сравнеНИЯ .

Таким образом, три старших разр да кода угла пол рных координат определ ют ном€;р октанта, в котором находитс точка. Коду 000 соответствует первый октант, коду 001 - второй октант и т.д. Вычисление младших разр дов кода угла пол рных координат начинаетс с поступлени сиг- нала Запуск, например логического

нул , на вход управлени блока 10 делени и двоичных кодов пр моугольных координат X и Y из регистра 1 и регистра 2 без старших разр дов на схему 8 сравнени . Сигналы управлеНИЯ схемы сравнени поступают на

коммутатор 9. В случае, когда значе-, ние двоичного кода координаты X больше значени двоичного кода координаты Y, коммутатор 9 направл ет двоичный код координаты X в делитель, а двоичный код координаты Y - в делимое . В противоположном случае двоичный код координаты X поступает в делимое , а двоичный код координаты Y в делитель блока 10 делени . Частное от делени двоичного кода меньшей координаты на двоичный код большей координаты с выходов блока делени поступает на адресные входы блока 6 пам ти, В момент окончани делени с блока 10 делени на вход разрешени выбора блока 6 пам ти поступает сигнал, по которому в блоке 6 пам ти в зависимости от величины частно- го и третьего разр да кода угла пол рных координат производитс выбор значени младших разр дов кода угла пол рных координат. Значени кода младших и трех старших разр дов угла пол рных координат записываютс в регистр 3 результата сигналом с выхода признака окончани делени блока 10 делени . Таким образом, в регистр результата записываетс код угла пол рных координат вида 2, (п - разр дность кода угла пол рных координат ) . Генератор 16 тактовых импульсов формирует тактовые импульсы, которыми :произБодитс деление в блоке ,

/10 делени .

Блок 10 делени работает следующим образом. Коммутатор 17 предназначен дл подключени кода меньшей пр моугольной координаты или разнос- ти кодов с выходов сумматора 20 к информационным входам параллельно-последовательного регистра 18.

Параллельно-последовательный регистр 18 производит параллельную запись кода с выхода коммутатора по входам D - DN, (по входу D 1 записываетс логический нуль) -или последовательный сдвиг ранее записанного кода. Таким образом, производитс умножение кода на два.

Блок 19 сравнени сравнивает код, поступаюпрй с выходов параллельно- последовательного регистра 18, с кодом большей пр моугольной координаты

Сумматор 20 и элементы 23, образу вычитатель, вырабатывают разност

между кодом с выхода параллельно-последовательного регистра 18 и кодом большей пр моугольной координаты.

Распределитель 22 импульсов управл ет работой блока, по сигналу Запуск начинаетс деление, а по сигналу Признак окончани делени с (N+1)-ro выхода заканчиваетс .

Элемент ИЛИ 24 объедин ет сигналы с первого выхрда распределител 22 импульсов и с выхода инвентора25

Инвентор 25, подключенный к выходу блока 19 сравнени , формирует сигнал AS В.

J последовательный регистр 21 тактовыми импульсами производитс запис кода частного от делени пр моугольных координат.

По сравнению с известным в предлагаемом устройстве быстродействие увеличиваетс за счет исключени счетчика, второго блока сравнени , универсального регистра и сумматора, а также изменени схемы выбора значений из блока пам ти.. Пошаговый выбор значений arctgX из блока пам ти, используемый в известном устройстве, заменен на параллельную запись младших разр дов koдa угла пол рных координат непосредственно с выходов блока-пам ти в регистр результата.

Блок 6 пам ти программируетс значени ми младших разр дов, начина с четвертого, кода угла пол рных координат . Если точка, дл которой определ етс угол пол рных координат, расположена в нечетном октанте, код младших, разр дов, хран щихс в блоке 6 пам ти, соответствует arctg. Если точка расположена в ЧЁТНОМ октанте , код младших разр дов имеет вид 45 - arctg/3, где /3 - угол, образованный осью большей пр моугольной координаты и направлением на точку в пределах октанта.

Таким образом, быстродействие увеличиваетс в раз, где п - разр дность кода угла пол рных координат .

В опытном образце издели в качестве блока пам ти используютс микросхемы типа 541РТ1. При прин той разр дности кода угла пол рных координат, равной восьми, используютс две микросхемы, быстродействие увеличиваетс в 32 раза.

Claims

Формула изобретени

Устройство дл определени аргумента вектора, содержащее два регистра координат, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИЛИ-НЕ, три элемента ИЛИ, элемент И, коммутатор , блок делени , схему сравнени блок пам ти, регистр результата, генератор тактовых импульсов, причем выход знакового разр да первого регистра координат соединен с первыми входами первого элемента ИСКЛЮЧАЮЩЕЕ

51

ИЛИ и элемента И, выход знакового разр да второго регистра .координат соединен с первым входом первого элемента ИЛИ, выходы информационных разр дов первого и второго регистров координат соединены соответственно с первыми и вторыми информационными входами коммутатора, схемы сравнени и с соответствующими входами первого и второго элементов ИЛИ-НЕ, выход Больше схемы сравнени соединен с первыми управл ющими входами коммутатора , выход Меньше схемы сравнени соединен с вторьм управл ющим входом коммутатора и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй выходы коммутатора соединены с входами делимого и делител блока делени , выход Равно схемы сравнени соединен с первым входом второго элемента ИЛИ, выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первым входом третьего и вторым входом второго элементов ИЛИ соответственно, выходы первого и второго элементов ИЛИ-НЕ соединены с вторыми входами третьего элемента ИЛИ и элемента И соответственно , выход элемента И соеди46

нен с вторым входом первого элемента ИЖ, выход которого соединен с вторым входом первого элемента ИСКЛЮ ЧАЮЩЕЕ ИЛИ, выход третьего элемента

ИЖ соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы второго, третьего и первого элементов ИЛИ соединены с информационными входами трех старших разр дов регистра результата, отличающеес тем, что, с целью увеличени быстродействи , выход второго элемента ИЛИ соединен с первым адресным входом блока пам ти, вход разрешени

выборки которого и тактовый вход регистра результата соединены с выходом признака окончани делени блока делени , выход которого соединен с BTOpbiM адресным входом блока пам ти,

выходы которого соединены с информационными входами младших разр дов регистра результата, выход генератора тактовых импульсов соединен с тактовым входом блока делени , вход запуска устройства соединен с одноименным входом блока делени , выход регистра результата вл етс выходом аргумента устройства .

Г

Признак окончани делени

Фи&.г

Редактор О.Бугир

Составитель З.Шершнева Техред МоХоданич

Заказ 2513./43Тираж 672Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

Корректор И.Муска