SU548871A1 - Устройство дл совместной работы цифровых и аналоговых машин - Google Patents
Устройство дл совместной работы цифровых и аналоговых машинInfo
- Publication number
- SU548871A1 SU548871A1 SU1903929A SU1903929A SU548871A1 SU 548871 A1 SU548871 A1 SU 548871A1 SU 1903929 A SU1903929 A SU 1903929A SU 1903929 A SU1903929 A SU 1903929A SU 548871 A1 SU548871 A1 SU 548871A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- digital
- input
- register
- output
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовано дл реализации нелинейных зависимостей в управл ющих и гибридных вычислительных системах.
Известно многоканальное устройство реализации нелинейных зависимостей дл гибридных вычислительных машин 1, построенное на базе запоминающего устройства с регистром адреса, преобразовател , схем сравнени , элементов И, реверсивных счетчиков .
Недостатком устройства вл етс ручной набор схемы реализации нелинейных зависимостей , что в значительной степени снижает производительность и коэффициент использовани устройства.
Известно также наиболее близкое по техиическому решению к изобретению устройство дл совместной работы цифровых и аналоговых машин 2J, содержащее регистр адреса , вход которого подключен к первому входу устройства, а выход-к входам блока пам ти функций и цифро-аналогового преобразовател , выходом св занного с первым входом первой схемы сравнени , второй вход которой соединен с вторым входом устройства, а выход-с входом шифратора. Выходы блока пам ти функций подключены к первому входу коммутатора, вторым входом св занного с
выходом регнстра адреса, а выход коммутатора - к входу блока реверсивных счетчиков, выход которого через блок вывода соединен с выходом устройства.
Однако такое устройство не обеспечивает автоматизации выбора заданного вида нелинейной зависимости дл данного входа и вывода ее на требуемый выход, что значнтельно снижает производнтельность системы в целом .
Цель изобретени - повышение производительностн системы за счет автоматическо коммутации входов устройства, выходов блока пам ти фуикцпи и входов реверсивных счетчиков, т. е. выходов лстройства.
Это достигаетс тем, что в устройство введены блок пам ти адресов, регистр вида функций, регистр адреса нелинейностей, втора и треть схемы сравнени , причем выходы блока пам ти адресов соединены с входами регистров вида функций и адреса иелинейностей , а выходы этих регистров - с иервыми входами соответственно второй н третьей групп схем сравнени , вторые входы которых св заны с выходом шифратора, выходы второй и третьей схем сравнени подключеиы к третьему и четвертому входам коммутатора.
Блок-схема устройства представлена иа чертеже.
Она содержит регистр 1 адреса, блок 2 пам ти функций, цифро-аиалоговый преобразователь 3, первую схему 4 сравнени , шифратор 5, коммутатор 6, блок 7 реверсивных счетчиков , блок 8 вывода, блок 9 пам ти адресов, регистр 10 вида функций, регистр 11 адреса нелииейностей, вторую 12 и третью 13 схемы сравиени .
Устройство работает следующим образом.
Регистр 1 выполнен в виде кольцевого счетчика , который в соответствии с тактовыми импульсами, поступающими на первый вход устройства, последовательно формирует адреса всех чеек блока 2. В блоке 2 записаны через равные интервалы по аргументу приращени всех нелинейных зависимостей, количество которых соответствует разр дности блока 2. В соответствии с адресами, формируемыми в регистре 1, осуществл етс считывание информации, в виде приращений функций , из блока 2, котора иоступает на коммутатор 6. Св зь регистра 1 с коммутатором 6 предиазначеиа дл определени направлени приращени по аргументу, дл чего в коммутаторе анализируетс предыдущее и текущее состо ни двух младщих разр дов регистра 1, и если их состо ние изменилось в сторону уменьшени , происходит инвертирование информации , считываемой из блока 2 по данному каналу. Коды из регистра 1 поступают также на цифро-аналоговый преобразователь 3, на выходе которого при этом формируетс ступенчатое напр жение развертки, которое с помощью схемы 4 сравниваетс с входными величинами. Импульсы сравнени со схемы 4 с помощью шифратора 5 преобразуютс в пор дковые номера соответствующих схем сравнени . Блок 9 устанавливает соответствующие коды в регистры 10 и 11.
При сравнении кодов с шифратора 5 с кодами , заданными в регистрах 10 и И, вырабатываютс импульсы, управл ющие коммутатором 6. Импульсы, поступающие на коммутатор 6, управл ют подключением требуемой фуикции из блока 2 и выбранных функций на заданные входы блока 7.
Если, например, в устройство поступают переменные х, xz, хз, х, ..., а в разр дах чеек блока 2 записаны приращени нелинейных зависимостей Sin х, Cos х, logz х, е, и необходимо на третий выход устройства подключить нелинейную зависимость е- , то код 002 (х2) выдаетс из блока 9 на регистр 10 (е-) в на регистр И. Аналогично осуществл етс
выбор вида функции дл остальных входных переменных и подключение выбранных функций на требуемые к выходу устройства. Устройство может работать как с аналоговыми входными сигналами, так и с цифровыми входными сигналами. Выходы устройства также могут быть как аналоговыми, так и цифровыми. 1ехиико-экономический эффект от введени
блока пам ти функций, регистров вида функции , регистров адреса нелинейности, второй и третьей групп схем сравнени заключаетс в снижении затрат времени на набор структурной схемы устройства, что приводит к повышению производительности и коэффициента использовани оборудовани устройства.
Claims (2)
1.Авт. св. 333566, кл. G 06G 7/26, G 06J 1/00, 1971.
2.Авт. св. 504211, кл. G 06J 3/00, 1973 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1903929A SU548871A1 (ru) | 1973-04-09 | 1973-04-09 | Устройство дл совместной работы цифровых и аналоговых машин |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1903929A SU548871A1 (ru) | 1973-04-09 | 1973-04-09 | Устройство дл совместной работы цифровых и аналоговых машин |
Publications (1)
Publication Number | Publication Date |
---|---|
SU548871A1 true SU548871A1 (ru) | 1977-02-28 |
Family
ID=20548447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1903929A SU548871A1 (ru) | 1973-04-09 | 1973-04-09 | Устройство дл совместной работы цифровых и аналоговых машин |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU548871A1 (ru) |
-
1973
- 1973-04-09 SU SU1903929A patent/SU548871A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2827233A (en) | Digital to analog converter | |
US3727037A (en) | Variable increment digital function generator | |
SU548871A1 (ru) | Устройство дл совместной работы цифровых и аналоговых машин | |
US3317905A (en) | Data conversion system | |
SU578646A1 (ru) | Устройство дл совместной работы цифровых и аналоговых вычислительных машин | |
US3638002A (en) | High-speed direct binary-to-binary coded decimal converter | |
US3138794A (en) | Binary code translating device | |
SU1252772A1 (ru) | Устройство дл делени | |
SU898609A1 (ru) | Преобразователь напр жение-код с коррекцией динамической погрешности | |
SU388361A1 (ru) | Функциональный преобразователь аналог—цифра | |
SU1423730A2 (ru) | Устройство дл измерени глубинных параметров нефт ной скважины | |
SU1233167A1 (ru) | Устройство дл формировани адресов алгоритма быстрого преобразовани Фурье | |
SU750480A1 (ru) | Устройство дл сравнени чисел с допусками | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU474021A1 (ru) | Утройство дл моделировани характеристики люфта | |
SU728133A1 (ru) | Устройство дл функционального преобразовани упор доченных массивов чисел | |
SU842798A1 (ru) | Устройство дл сложени и вычитани | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU1575313A1 (ru) | Двоично-дес тичный цифроаналоговый преобразователь | |
SU1187161A1 (ru) | Устройство дл умножени чисел по модулю | |
SU926679A1 (ru) | Функциональный генератор | |
SU1485221A1 (ru) | Генератор функций уолша | |
SU691843A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU739530A1 (ru) | Одноразр дный сумматор | |
SU1383345A1 (ru) | Логарифмический преобразователь |