SU578646A1

SU578646A1 - Устройство дл совместной работы цифровых и аналоговых вычислительных машин

Info

Publication number: SU578646A1
Application number: SU7502156496A
Authority: SU
Inventors: Надир Исмаил Оглы Алишов; Виталий Петрович Боюн; Леонид Григорьевич Козлов
Original assignee: Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority date: 1975-07-15
Filing date: 1975-07-15
Publication date: 1977-10-30

Description

3

Устройство содержит блок 1 пам ти функций , входы которого подключены к выходам регистра 2 адреса, соединенного входом с первым входом устройства. Выходы регистра 2 подключены также к входам цифро-аналогового преобразовател 3 и первому входу коммутатора 4, соединенного вторы.ми входами с выходами блока пам ти функций, а третьими входами - с выходами блока 5 пам ти выбора нелинейности.

Выходы блока 1 подключены к входам блока 6 пам ти вывода нелинейности, выходы которого через последовательно соединенные блок 7 реверсивных счетчиков и блок 8 вывода подключены к выходам устройства. Выход преобразовател 3 соединен с первыми входами группы схем сравнени 9, вторые входы которых подключены к вторым входам устройства, а выходы - к входам блока 5 пам ти выбора нелинейностей.

Устройство работает следующим образом.

Регистр 2 адреса выполнен в виде кольцевого счетчика, который в соответствии с тактовыми импульсами, поступающими на первый вход устройства последовательно формирует адреса всех чеек блока . В блоке 1 записаны через равные интервалы по аргументу приращени всех нелинейных зависимостей , количество которых соответствует разр дности блока 1. В соответствии с адресами, формируемыми в регистре адреса, осуществл етс считывание информации (в виде приращеиий функций), из блока 1, котора поступает па вторые входы коммутатора 4. Св зь регистра 2 с первым входом коммутатора 4 предназначена дл определени напр жени приращени по аргументу, дл чего в коммутаторе 4 осуществл етс анализ предыдущего и текущего состо ни двух младщих разр дов регистра 2 адреса, а если их состо ние изменилось в сторону уменьшени , производитс инвертирование информации, считываемой из блока 1 по данному каналу. Код с регистра адреса поступает на входы цифро-аналогового преобразовател 3, на выходе которого получаетс пилообразное напр жение, поступающее на первые входы схем сравнени 9. На вторые входы схем сравнени 9 в качестве аргументов поступают напр жени с вторых входов устройства. В моменты равенства этих напр жений схемы сравнени 9 выдают импульсы, которые поступают в блок 5 пам ти выбора нелинейности, и каждый из импульсов считывает из блока пам ти выбора нелинейности содержимое одной чейки, в которой предварительно записан адрес требуемой фуикции. Импульсы кода выбранной чейки управл ют коммутатором 4, на выходы которого нроход т нриращени заданных функций от аргумента, соответствующего выбранной чейке блока 5 пам ти выбора нелинейности.

В чейках блока 6 пам ти вывода нелиg нейности занисаны коды, которые обеспечивают вывод требуемых нелинейных зависимостей на соответствующие выходы устройства.

Импульсы с выходов коммутатора 4 считывают соответствующие чейки блока 6 пам ти Q вывода нелинейности.

С выходов блока 6 пам ти вывода иелинейности ииформаци поступает на соответствующие входы блока 7 реверсивных счетчиков и далее через блок 8 вывода на выходы устjg , ройства.

Таким образом, устройство позвол ет азтоматически выбрать и вывести на соответствующие выходы нелинейные зависимости даже при равенстве сигналов на его вторых вхо2Q дах. Это приводит к увеличению точности вычислений по сравнению с прототипом. Кроме этого, существенно упрощена структура устройства .

Claims

1. Авторское свидетельство СССР № 333566, кл. G 06G 7/26, 1971.

2. Авторское свидетельство СССР ДЬ 504211, кл. G 061 3/00, 1973.

3. За вка Я 1903939/24, кл. G 061 3/00, 1973, по которой прин то рещение о выдаче авторского свидетельства.